芯片验证工程师笔试真题（含详细答案）.docxVIP

芯片验证工程师笔试真题（含详细答案）

适用岗位：IC验证工程师、数字验证工程师

适用层级：应届生/初级验证工程师（0-2年）

考试时长：90分钟

满分：100分

说明：试题贴合企业真实面试笔试场景，侧重Verilog、SystemVerilog、UVM基础、仿真调试、时序概念及实操问题，无偏题怪题，重点考察岗位核心实操能力。

一、填空题（每空2分，共20分）

1.数字电路中，建立时间（SetupTime）是指数据信号在时钟有效沿__________保持稳定的最小时间；保持时间（HoldTime）是指数据信号在时钟有效沿__________保持稳定的最小时间。

2.SystemVerilog中，logic类型变量默认取值为__________，wire类型默认取值为__________。

3.UVM验证平台的核心层次从下到上依次为：driver、__________、__________、test。

4.验证中常用的三大覆盖率指标是：语句覆盖率、__________、__________。

5.阻塞赋值符号为__________，非阻塞赋值符号为__________，时序逻辑电路必须使用__________赋值。

二、单项选择题（每题3分，共30分）

1.以下关于Verilog时序逻辑与组合逻辑写法，正确的是（）

A.时序逻辑用阻塞赋值，组合逻辑用非阻塞赋值