西安海思数字IC岗位机考试题及详细答案.docxVIP

西安海思数字IC岗位机考试题及详细答案

适用岗位：西安海思数字IC设计/逻辑开发/芯片验证岗（校招/实习）

考试时长：90分钟满分：100分

题型说明：选择题、判断题、简答题、Verilog编程题，贴合海思真实机考考点，侧重基础功底、工程实操、常见问题排查，无偏题怪题。

一、单项选择题（共10题，每题3分，共30分）

1、下列参数中，与芯片动态功耗关联性最弱的是（）

A、资源利用率B、核电压C、组合逻辑级数D、信号翻转率

答案：C

解析：芯片动态功耗核心公式为P=CV2f，和电压、电容、翻转频率直接相关。资源利用率越高，晶体管工作数量越多，等效电容越大，功耗越高；翻转率直接决定f值。组合逻辑级数只影响电路延时、时序收敛，不会直接影响动态功耗大小。

2、功率电路中的死区时间，核心作用是（）

A、延长器件导通时间B、缩短器件关断时间C、防止上下管直通短路D、降低器件发热

答案：C

解析：开关电源、逆变电路的上下功率管不能同时导通，否则会直接造成电源短路、烧毁器件。死区时间就是在上下管切换时预留的关断间隔，保证先关后开，规避直通风险。

3、关于Verilog组合逻辑描述，以下说法正确的是（）

A、if语句不写else分支，可节省芯片面积B、if无else会生成锁存器，引入时序隐患

C、组合逻辑可以出现延时赋值D、组合逻辑输出可以不随输入实时变化