逻辑设计与数字系统--no5_2.pptVIP

下载本文档

11
0
约 7页
2017-09-29 发布于江苏
举报
版权申诉

逻辑设计与数字系统--no5_2.ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

清华大学电子工程系99-11-12 作者：清华大学电子工程系罗嵘 * * 5.3可编程逻辑器件 5.3.1可编程逻辑阵列（Programmable Logic Array，PLA）用ROM实现逻辑函数时，地址译码器的每个输出都为一条字线，不能减少。输出函数为标准的与或表达式。为减小芯片面积，简化译码器，使输出函数为最简的与或表达式，采用PLA。例1的PLA形式。 PLA与触发器配合可构成时序电路。例2 现场可编逻辑阵列（FPLA）固定PLA FPLA：用户可进行一次编程，使用方便（熔断法）消除冒险：加同步时钟脉冲例1 D C W1 W2 W3 F1 F2 D’2 D’1 W4 W7 W9 W10 W5 W6 W8 W11 W12 W14 W15 W13 B A W0 4×14×2 D C W1 W2 W3 F1 F2 D’2 D’1 W7 W10 W6 W8 W12 B A W0 4×9×2 4×7×2 D C W1 W2 W3 F1 F2 D’2 D’1 W4 W5 W7 B A W6 例2用PLA与D触发器实现8421BCD计数器