[微机原理与接口技术课件]第二章8086微处理器4.pptVIP

第二章 8086/8088微处理器 微处理器的内部逻辑结构 微处理器的外部引脚及功能 存储器组织 系统配置 工作时序 第四节 系统配置 工作模式的选择由MN/MX引脚决定。 最小模式：单处理器系统，系统中所需的控制信号全部由8086/8088CPU本身直接产生。 最大模式：多处理器系统，有两个或两个以上的微处理器，除主处理器8086/8088CPU外，还有数值协处理器8087和I/O协处理器8089。所有的总线控制信号由外加的总线控制器8288提供。 一、 最小模式下的系统配置 1. 8282的芯片引脚和内部结构 2. 8286的引脚信号和内部逻辑结构 3.时钟发生器8284A 8086 8282 地址锁存器 （3片） 8286 收发器 （2片） 8288 总线 控制器 READY RESET 8284A RESET READY BHE A16~A19 AD0~AD15 S0 S1 S2 CLK MN/MX 0 DEN DT/R A0 ~ A19 D0 ~ D15 二、8086最大模式下的系统配置 ALE STB BHE OE T MRDC MWTC IORC IOWC INTA ALE、DEN、DT/R 控制 总线 S0 S1 S2 1、总线控制器8288 8086最大模式下与8288的连接图 返回 8284A CLK 8086 S0 S1 S2 8282锁存器 STB （3片） OE 8286总线 T 收发器（2片） DT/R DEN MRDC ALE MWTC CLK 8288 S0 总线 IORC S1 控制器 S2 IOWC AEN IOB MCS/PDEN CEN INTA 8259A中断控制器 +5V 接地 控制总线 2．仲裁控制器8289 8289的功能是按一定的优先级决定总线的使用权，以免在多处理器系统中共享的总线在使用中发生冲突。 当多个设备共同提出使用请求时，使用权分给优先级高的；正处在使用中时，有新的更高优先级的请求出现，才能改变使用权。 8289有两种优先级排队电路： （1）并行优先级排队 （2）串行优先级排队 第五节 工作时序 一、概念 时序：各个命令信号必须以严格的时间先后顺序出现，这种严格的时间上的先后顺序就称为时序。 时钟周期：CPU的基本时间计量单位，它由计算机的主频决定。一个时钟周期又叫一个“T状态”。 总线周期：CPU通过系统总线对外部存储器或I/O接口进行一次访问所需的时间。 指令周期：一条指令从其代码被从内存单元中取出到其所规定的操作执行完毕所用的时间。 一个总线周期至少包括 4 个时钟周期 T1状态：CPU向地址/状态和地址/数据多路复用总线上发出地址信号，指出要寻址的存储单元或I/O端口地址。 T2状态：CPU从总线上撤消地址，为传输数据作准备。总线的高4位用来输出本总线周期的状态信息。 T3状态：多路复用总线的高4位继续提供状态信息，多路总线的低16位上出现由CPU输出的数据或CPU从存储器或I/O接口输入的数据。 T4状态：总线周期结束。 Tw等待状态 Ti空闲状态 二、 8086CPU的操作和时序 8086/8088微机系统的主要操作： 系统的复位与启动操作； 暂停操作； 总线操作；（I/O读、I/O写、存贮器读、存贮器写） 中断操作； 最小模式下的总线保持； 最大模式下的总线请求/允许。 8086CPU在最小模式下的总线读操作时序 中断响应时序 复位时序  复位后各寄存器的状态 寄存器 状态 寄存器 状态 寄存器 状态 FR 0000H IP 0000H CS 0FFFFH DS 0000H SS 0000H ES 0000H 指令队列 空 IF 0000H 总线占用周期 当系统中有其它总线主设备有总线请求时，向CPU发总线请求信号HOLD， CPU输出保持响应信号HLDA，从下