基于DSP、CPLD和单片机的高速数据采集装置设计.pdfVIP

下载本文档

11
0
约 4页
2017-09-28 发布于江苏
举报
版权申诉

基于DSP、CPLD和单片机的高速数据采集装置设计.pdf

1、本文档共4页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

第27卷第5期电力自动化设备 V01．27No．5 ElectricPowerAutomation Mav2007 @2007年5月 Equipment 基于DSP、CPLD 和单片机的高速数据采集装置设计严志强，王雨，任开春，刘浏，王永民 (重庆通信学院电力工程系，重庆400035) 摘要：为满足数据采集过程中对频率和分辨率等技术指标方面上的更高要求，设计了一种高速数据采集装置。该装置利用2片A／D芯片将输入的电压、电流模拟信号转换为数字信号，送往复杂给PC机。分析了高速DSP的引导装载过程．并利用单片机实现了DSP程序的引导装载功能。通过在模拟雷击实验和继电器实验中的应用．表明该装置能够提供高速的数据采集和数据传送功能．性能可靠。关键词：数据采集；DSP；CPLD；单片机中图分类号：TN911．72 文献标识码：B 随着技术的发展．人们对电力自动化设备数据通道约为222mW。该器件在70MHz时的信噪比采集的频率和分辨率等技术指标提出了更高的 (SNR)为73 dB；要求。为此，设计了一种高速数据采集装置。在高达140 80 dB。LTC2299采用9mm×9 1硬件系统组成封装。使用高速A／D转换芯片的难点是产生合理的系统的硬件组成如图1所示。控制时序。LTC 用模式(multiplexing data (separatebus)。采用复用模式时的控制时序如图2(a)所示．采用非复用模式时的控制时序如图 2(b)所示。在设计的高速采集系统中．为节约CPLD的端图1系统的硬件结构口。采用复用模式控制时序。控制时序是由CPLD Hardwarestmctureofdevice Fig．1 产生的．系统将电压和电流模拟信号进行调理后．分别由 2片A／D芯片转换为数字信号．送往复杂可编程逻辑 3 器件(CPLD)．并利用2组RAM实时存储采集数据。 Silieon 系统的RAM采用Integrated CPLD产生A／D芯片的控制时序．以及2组RAM 的IS6lLV51216。它是512K×16bit高速异步静态的读写控制时序。数字信号处理芯片(DSP)mm]输出 RAM。在所设计的高速采集系统中．将IS61LV51216 控制A／D转换的原始信号．并通过CPLD读写R