毕业论文：基于FPGA的直接数字式频率合成器设计.doc

本科生毕业论文设计 题目 基于FPGA的直接数字式频率合成器设计 作者姓名 刘贝 指导教师 宋学君 副教授 所在学院 物理科学与信息工程学院 专业（系） 电子信息工程 班级（届） 2011届 完成日期 2011 年 5 月 3 日 目录 摘要、关键词 1 第1章 引 言 2 第2章 直接数字频率合成技术 3 2.1 DDS的出现及其技术指标 3 2.2 DDS基本原理 3 2.3 DDS结构及功能 4 2.4系统基本方案的论证与选择 5 第3章FPGA及其软硬件开发环境简介 5 3.1现场可编程门阵列简介 5 3.2 Quartus II 7.1集成开发环境 7 3.3 VHDL语言 8 3.4 Keil C51软件 8 第4章 基于FPGA的系统总体设计 9 4.1系统总体设计要求及方案选择 9 4.2单元电路设计 10 第5章 结论与展望 17 参考文献 19 基于FPGA的直接数字式频率合成器 作者：刘贝 指导教师：宋学君 副教授 摘要：本设计基于现场可编程逻辑芯片EP2C5，利用直接数字合成技术,再辅以D/A转换器THS5651和EP2C5内核80C51,实现了在30Hz～15MHz范围内频率可调的正弦波、方波、三角波、锯齿波信号的产生，并通过数码管显示系统频率，利用QUARTUSⅡ开发平台和硬件描述语言通过现场可编程逻辑芯片EP2C5实现系统的软硬件设计。阐明了利用FPGA芯片进行现代电子系统设计与传统设计方法相比的优势。 关键词：直接数字频率合成技术 现场可编程逻辑芯片 相位累加器　 第1章 引 言 直接数字频率合成（Direct Digital Frequency Synthesis, DDS）是从相位概念出发直接合成所需要波形的一种新的频率合成技术。 直接数字频率合成技术以Nyquist时域采样定理为基础，在时域中进行频率合成。 直接数字频率合成器采用全数字的方式实现频率合成，与传统的频率合成技术相比，具有以下特点：（1）频率转换快（可小于20ns）直接数字频率合成是一个开环系统，无任何反馈环节，其频率转换时间主要由频率控制字状态改变所需的时间及各电路的延时时间所决定，转换时间很短。（2）频率分辨率高、频点数多。DDS输出频率的分辨率和采点数随几位累加器的位数的增长而呈指数增长。分辨率高达μHz。（3）相位连续。DDS在改变频率时只需改变频率控制字（即累加器累加步长），而不需改变原有的累加值，故改变频率时相位是连续的。（4）相位噪声小。DDS的相位噪声主要取决于参考源的相位噪声。（5）控制容易、稳定可靠。（6）具有相对带宽很宽。 另外，全数字化结构便于集成，输出相位连续，频率、相位、幅度都可以实现程控，通过更换波形数据可以轻易实现任意波形功能。 DDS也有局限性，主要表现在：（1）输出频带范围有限。由于DDS内部DAC和波形存储器ROM的工作速度限制，使得DDS输出的最高频率有限。目前市场上采用CMOS、TYL、ECL工艺制作的DDS芯片，工作频率一般在几十MHz至400MHz左右。采用GaAs工艺的DDS芯片工作频率可达2GHz左右。（2）输出杂散大。由于DDS采用全数字结构，不可避免的引入了杂散。其来源主要有三个：相位累加器、相位舍位误差造成的杂散；幅度量化误差（由于存储器有限字长引起）造成的杂散和DAC非理想特性造成的杂散。 虽然有的专用DDS芯片的功能也比较多，但控制方式确实固定的，因此不一定能满足我们的需要，利用可编程逻辑芯片设计DDS的方法通常是采用VHDL语言输入和原理图法相结合来设计整个信号发生电路，这种方法通常需要调用很多模块，综合性较强，对设计者要求较高。用FPGA实现DDS较专用DDS芯片更为灵活，只要改变FPGA中ROM内的数据和控制参数，DDS就可以产生任意调制波形，且分辨率高，具有相当大的灵活性。将DDS设计嵌入到FPGA芯片所构成的系统中，其系统成本并不会增加多少，而购买专用芯片的价格则是前者的很多倍。所以采用FPGA设计DDS系统具有很高的性价比。利用FPGA也能输出较高质量的信号，虽然达不到专用DDS芯片的水平，但信号精度误差在允许范围之内。 第2章 直接数字频率合成技术 2.1 DDS的出现及其技术指标 直接数字频率合成(Direct Digital Frequency Synthesis，简称：DDS)技术是从相位概念出发直接合成所需波形的一种频率合成技术。它是以一个固定频率精度的时钟作为参考时钟源，通过数字信号处理技术产生一个频率和相位可调的输出信号。控制字一般是24--48位字长。所以可以