计算机组成原理实验教案.docVIP

实验一、8位算术逻辑运算实验 【实验目的及要求】 掌握简单运算器的数据传送组成原理。 验证算术逻辑运算功能发生器74LS181的组合功能。 实验内容：实验时用8芯排线和内部数据总线BUSD0-D7插座BUS1-6中的任一个相连，内部数据总线通过LZD0-LZD7显示灯显示；运算器的两个数据输入端分别由二个锁存器74LS273（U29、U30）锁存，两个锁存器的输入并联后连至插座ALUBUS,实验时通过8芯排线连至外部数据总线EXD0-D7插座EXJ1-EXJ3中的任一个；参与运算的数据来自于8位数据开关KD0-KD7,并经过一三态门74LS245(U51)直接连至外部数据总线EXD0-EXD7，通过数据开关输入的数据由LD0-LD7显示。 图中算术逻辑运算功能发生器74LS181(U31、U32)的功能控制信号S3、S2、S1、S0、CN、M并行相连后连至SJ2插座，实验时通过6芯排线连至6位功能开关插座UJ2,以手动方式用二进制开关S3、S2、S1、S0、CN、M来模拟74LS181(U31、U32)的功能控制信号S3、S2、S1、S0、CN、M；其它电平控制信号LDAR1、LDAR2、ALUB、SWB以手动方式用二进制开关LDDR1、LDDR2、ALUB、SWB来模拟，这几个信号有自动和手动两种方式产生，通过跳线器切换，其中ALUB、SWB位低电平有效，LDDR1、LDDR2位高电平有效。 另外有信号T4位脉冲信号，在手动方式下进行实验时，只需要将跳线器J23上T4与手动脉冲发生开关的输出端SD相连，按手动脉冲开关，即可获得实验所需的单脉冲。 【实验方案设计】 1实验接线 实验用到4个主要模块：（1）低8位运算器模块，（2）数据输入并显示模块（3）数据总线显示模块（4）功能开关模块(借用微地址输入模块)。 根据实验原理详细接线如下： 1 ALBUS连EXJ3； 2 ALUO1连BUS1; 3 SJ2连UJ2； 4 跳线器J23上T4连SD; 5 LDDR1、LDDR2、ALUB、SWB四个跳线器拨在左边(手动方式)； 6 AR跳线器拨在左边，同时开关AR拨在’1’电平。 【实验过程】（实验步骤、记录、数据、分析） 实验步骤 1 连接线路，仔细查线无误后，接通电源。 2 用二进制数码开关KD0—KD7向DR1和DR2寄存器置数。方法：关闭ALU输出三态门（ALUB=1），开启输入三态门(SWB=0),输入脉冲T4按手动脉冲发生按钮产生。设置数据开关具体操作步骤图示如下： ALUB=1 LDDR1=1 KD0-D7 SWB=0 LDDR2=0 T4=方波 ALUB=1 KD0-D7 SWB=0 LDDR1=0 LDDR2=1 T4=方波 检验DR1和DR2中存入的数据是否正确，利用算术逻辑运算功能发生器74LS181的逻辑功能，即M=1。 验证74LS181的算术运算和逻辑运算功能。 【结论】（结果） 输出的结果与理论值一致。 （1）SW-B=0时有效，SW-B=1时无效，因其是低电平有效，ALU-B=0时有效，ALU-B=1时无效，因其是低电平有效 S3,S2,S1,S0高电平有效。 （2）做算术运算和逻辑运算时应设的控制端有：ALU-B、SW-B、S3 S2 S1、S0、M、Cn、DR1、DR2。 （3）输入三态门控制端SW-B和输出三态门控制端ALU-B不能同时为“0”状态，否则寄存器中数据无法准确输出。 (4)S3,S2,S1,S0是运算选择控制端；M是算术逻辑运算选择；Cn是算术运算的进位控制端；ALU-B是输出三态门控制端；SW-B是输入三态门的控制端。 （5) DR1、DR2置数完成后，关闭控制端LDDR1、LDDR2以确保输入数据不丢失。 (6) 若把SW-B置为“0”，把ALU-B置为“1”，则数据总线的灯会还原为原来的数据。(7)A+B是逻辑运算，控制信号状态000101；A加B是算术运算，控