基于CPLD的数控分频器及其应用［毕业论文，毕业设计］.doc

1 引 言 原理与设计是专业本科生的必修课程。在完成理论学习和必要的实验后，本科学生掌握了的基本原理和各种基本功能的应用，但对硬件实际应用设计和完整的用户程序设计还不清楚，实际动手能力不够，因此对该课程进行一次课程设计是有必要的。原理与设计的课程设计既要让学生巩固课本学到的理论，还要让学生学习硬件电路设计和用户程序设计，同时学习查阅资料、参考资料的方法。 原理与设计的课程设计主要是通过学生独立设计方案并自己动手用计算机电路设计软件，编写和调试用户程序，来加深对的认识，充分发挥的个体创新能力。 1.1 设计的本次设计的目的就是了解并掌握VHDL硬件描述语言的设计方法和思想，通过学习的VHDL语言知识理论联系实际，掌握所学的课程知识，学习VHDL基本单元电路的综合设计应用。通过学生独立设计方案并自己动手用计算机电路设计软件，编写和调试用户程序，来加深对的认识，充分发挥的个体创新能力。通过课程设计深入理解VHDL语言的精髓，达到课程设计的目标。1.2 需求分析 这次课程设计的题目是实现。程序能实现1.3 设计的2 VHDL简介 VHDL的简介VHDL是Very High speed Integrated Circuit Hardware Description Language （非常高速集成电路硬件描述语言）的英文缩写。它是由美国国防部支持的一项研究计划，于1983年创建，目的是以文字化方法描述电子电路与系统。至今VHDL约有40年的发展历史，1987年，VHDL成为IEEE标准，即IEEE1076标准，1993年修改为IEEE1164标准，1996年，IEEE又将电路合成的标准程序与规格加入到VHDL语言中，称为1076.3标准。之后，又有1076.4标准和1076.6标准。 3 设计过程 3．1 数控分频器系统各部分电路设计 系统方框图如图1所示 ： 图1 系统结构方框图 3.2 数控分频器音乐演奏电路设计 产生音乐的两个因素是音乐频率和音响的持续时间，首先需要准确地产生音乐中各音符所对应的频率信号，并根据音符的长短控制节拍输出时间。其数控分频音乐演奏电路顶层，设计原理图如图2所： 图2 数控分频音乐演奏电路顶层设计图 3.2.1 音乐拍发生器（MUSICFlow） 此模块存有一首 《茉莉花》乐曲简谱真值表。由一个计数器来控制此真值表按顺序输出简谱，简谱的编码为低音1-7，中音8-14，高音1521。计数器的时钟为4Hz，即每一计数值的停留时间为0.25s，当全音符为Is时，四四拍的四分音符的持续时间。因此真值表表示持续时间的表示方法为全音符重复4,2/4音符重复2,1/4音符重复1。 计数时钟信号作为输出音符快慢的控制信号，时钟快时输出节拍速度就快，演奏的速度也就快，时钟慢时输出节拍的速度就慢，演奏的速度自然降低。 3.2.2音拊查表器（MAHTaba） 音符查表电路即音调发生器实际上是一个查表电路，放置21个音乐简谱对应的频率表，主要作用是由简谱查找到对应的频率，而此频率值作为初值，送到数控分频计数器。 3.2.3数控分频器电路 (M_GENERAT) 数控分频电路是由一个初值可变的加法计数器构成。原理如下:该计数器的模为2047，当计数器记满时，计数器产生一个溢出信号overspks，此溢出信号就是用作发音的频率信号。在计数器的输入端给定不同的初值，而此预置初数就是前一级音符查表电路(MACHTaba)模块来的简谱的频率，它计满所需要的分频比(补数)可由下式来表示：Tone+分频比二2047+溢出信号 低音时Tone值小，分频比大，溢出信号周期长，扬声器发出的声音低，Tone随音乐的乐谱而变化，自动控制分频比，实现了数控分频，发声信号的频率与音调Tone成正比。这就是利用数控分频器自动演奏音乐的原理。 由于数控分频器输出信号是脉宽很窄的信号，为了有利于驱动扬声器，需要加一个D触发器以均衡占空比，但这时的频率是原来的二分之一。 ClklMHz数控分频计数器的时钟频率为1MHz,大小选择应该使发声频率在人们的正常听觉范围内。 3.3 数字钟小时电路 运用VHDL语言计时电路为24进制，低位为10进制，用2进制计数器74161，当计到1010时，通过与非门，反馈到低位的CLRN清零端，反馈清零法构成10进制，同时该信号作为进位信号，接到高位计数器74161的CLK时钟，当高位计到010，同时低位计到0100时，把hour5和低位的hour2及hour0的反相信号经过与非门，作为清除信号分别连到各自CLRN清零端，低位的clm前还要接一2输入与门，以便区分低位自身的10进制清零，这样两级反馈清零法构成两位的24进制。校时电路，采用R-S触发器消除开关抖动的二选一的校