【现代企业管理课件】增强型MCS-51单片机结构.pptVIP

1. 全译码法：CPU所有地址线参与译码，系统中任一存储器芯片的任一存储单元将有唯一的地址编码。 2.4.3 数据存储器的连接 MCS-51系列单片机与外部RAM相连时： CPU外部存储器读选通信号 与SRAM芯片的输出允许端 相连。 CPU外部存储器写选通信号 与SRAM芯片的输出允许端 相连 系统复位后，PSW的b4、b3位为00，即选择了工作寄存器区中的0区作为当前工作寄存器区，SP寄存器的初值为07H，当有数据进入堆栈时，将从08H单元开始存放，这一般是不允许的，因为08H～1FH属于工作寄存器区，不宜占用；20H～2FH是位地址区，也需要部分或全部保留。因此，必须通过数据传送指令重新设置SP的初值，将堆栈底部设在30H～7FH(对于只有128字节内部RAM的8XC31/8XC51)或30H～FFH(对于具有256字节内部RAM的8XC32/8XC52/54/58)之间，如： MOV SP,#5FH ; 将堆栈设在60H单元之后 对于仅有低128字节内部RAM的80C31、80C51来说，当SP超出7FH时发生上溢，这将出现不可预料的后果。因此，在设置SP初值时，必须考虑堆栈最大深度。子程序或中断嵌套层数越多，所需的堆栈深度就越大。为了避免堆栈顶部进入用户数据存储区而造成混乱， 一般将堆栈设在用户数据存储区之上。如在某一应用系统中，需要32个字节作为用户数据存储区(如30H～4FH)， 则初始化时将堆栈底部设在50H，即堆栈深度为48个字节(50H～7FH)。 MOV SP, #4FH ；SP初值为4FH 对于具有高128字节的8XC32、8XC52/54/58等CPU来说，最好将堆栈区设在80H～0FFH之间的高128字节内部RAM中，而将具有直接寻址功能的低128字节内部RAM作为用户数据存储区，以便可用多种寻址方式存取用户数据。当然，SP也不允许超出0FFH，否则同样发生上溢。例如预计某系统所需最大堆栈深度为32字节，可通过如下指令将栈底设在0E0H处。 MOV SP, #0DFH ；SP初值为0DFH 涉及入栈出栈操作的指令有： PUSH direct ; 将内部RAM单元压入堆栈中 POP direct ; 从堆栈中将数据弹入内部RAM单元中 5) 数据指针DPTR 数据指针DPTR是一个16位的专用寄存器，由DPH(数据指针高8位)和DPL(数据指针低8位)组成，用于存放外部数据存储器的存储单元地址。由于DPTR是16位的寄存器，因此通过DPTR寄存器间接寻址方式可以访问0000H～FFFFH全部64 KB的外部数据存储器空间。 例如，可用如下指令将累加器A的内容传送到外部数据存储器的107FH单元中： MOV DPTR,#107FH ; 将外部数据存储地址107FH以立即数方式 传送到DPTR寄存器 MOVX @DPTR,A ; 将累加器A的内容传送到DPTR 寄存器内容 指定的外部数据存储器 ; 单元中 为了方便外部RAM之间的数据块传送，增强型MCS-51采用双数据指针，由辅助功能寄存器1(AUXR1)控制，该寄存器各位含义如下： AUXR1(字节为0A2H) b7 b6 b5 b4 b3 b2 b1 b0 - - - - GF2 0 - DPS 其中： GF2——可作为用户标志位。 DPS——数据指针切换位。当DPS=0时，DPTR寄存器对应物理指针DPTR0；当DPS=1时，DPTR寄存器对应物理指针DPTR1。 b2位恒为0，且不能写入。这样就可以通过INC AUXR1指令快速切换数据指针，而不影响GF2标志(由于b2位不能写入，加1操作时，b1向b2进位将自动丢失，影响不到b7～b3位)。 6) ?I/O端口寄存器 P0、P1、P2、P3口寄存器实际上就是P0～P3口对应的I/O端口锁存器，用于锁存通过端口输出的数据。 在增强型MCS-51中，特殊功能寄存器分别隶属于CPU内不同的单元电路，具体如下： ① CPU单元包含的寄存器：Acc、B、SP、PSW、DPTR、AUXR、AUXR1和程序计数器PC。 PC是一个16位的地址寄存器，用于存放当前指令码在程序存储器中的地址，但PC不属于特殊功能寄存器，它没有物理地址。 对特殊寄存器操作时，可以使用寄存器名，直接引用这些寄存器对应的字节地址。例如： MOV A,#30H