基于Nois Ⅱ的程控数字信号源设计.doc

基于Nois Ⅱ的程控数字信号源设计 摘要：直接数字频率合成（dds）技术在现代通信领域占据重要地位。在此提出了将altera公司的nois ⅱ软核嵌入到fpga器件内部来控制高性能直接数字频率合成器ad9854的方案，详细说明了系统设计电路的结构和软件设计的方法。提出了一种新的信号源控制方法，该系统具有频率分辨高、相位输出连续、可视化界面、多波形输出等优点，具有较高的市场实用价值。 关键词：nois ⅱ； dds； fpga； 信号源 引言 直接数字频率合成(dds)［1］方式即通过可编程技术从一个标准参考时钟产生多种频率，解决了传统波形发生器高频段波形失真的缺点。而altera公司提供的sopc builder［2］工具将nois ⅱ cpu软核嵌入到fpga内部以控制高性能dds器件ad9854,利用nois ⅱ占用芯片子资源少，成本低，可移植性高的特点。结合专用dds的高速型和完备性，很好地解决了控制时序的不连续性。同时又大大减少处理器外围扩展元件数目，降低外围电路布局走线的复杂度,提高系统的抗干扰能力，控制灵活方便，具有较高的性价比。便于今后升级扩展。 1系统功能的整体描述 该系统主要包含3个单元：fpga控制单元、ad9854信号产生单元和人机交互单元。系统整体框图如图1所示。系统了实现3种波形输出，可产生0～32 mhz的正弦波、方波以及fsk信号，同时在液晶上显示出相应的波形以及工作参数。外部键盘可以设置信号参数。 图1电路硬件设计框图1.1fpga控制单元 fpga电路如图2所示。其中nois ⅱ为32位的软核cpu，外接64 mb的sdram芯片和一片epcs16的flash芯片。定义了一个基于avalon总线接口的键盘控制器，用于对外接键盘进行扫描和译码。利用sopc builder中现有的lcd控制器ip来实现对lcd的控制。扩展了as下载和jtag调试口，方便程序控制。 1.2ad9854信号产生单元 ad9854的dds核具有48位的频率分辨率［3］。输出的信号频率最高达150 mhz、频率分辨率可达1 μhz。将ad9854的8位数据线、5位地址线以及一些控制信号线（复位、寄存器数据更新引脚、fsk引脚等）引出连接到fpga的通用i/o口上，使得fpga可以完成对ad9854的相关配置与控制。ad9854的时钟输入采用了差分时钟输入形式。 图2fpga控制电路框图 1.3人机交互界面 本单元由液晶显示单元［4］和ps/2键盘输入单元组成。液晶单元采用ili9320 片上系統(soc) 驱动器。有18位数据线，采用了16 b总线宽度的i80system mpu接口，pwm为液晶背光亮度调节引脚；rs为寄存器选择信号，低电平选择索引或状态寄存器，高电平选择控制寄存器；cs为芯片片选信号，低电平使能；rd为读选通信号，低电平时读出数据；wr为写选通信号，低电平时写入寄存器数据。ps/2是一种双向同步串行通信协议［5］，通过clock时钟数据同步被读入。 2系统软件设计 nois ⅱ软核cpu是整个系统的控制部分［6］，集成在fpga内部，由sopc builder定制。将需要的ip组合在一起,设定各组件的地址和中断优先级，各ip core通过avalon总线逻辑互连，自由配置处理器的cache大小、指令集rom大小、片内ram和rom大小、i/o引脚数目和类型、中断引脚数目、定时器数目、通用串口数目、扩展地址和数据引脚等处理器的性能指标。nois ⅱ 集成开发环境提供了创建c/c++应用工程的向导、管理和编译工程功能、运行和调试程序功能和最终程序的flash的烧写。编程采用c语言［7］。 系统首先进行初始值，然后显示开机系统界面，软核cpu接收到键盘中断输入的显示信号和向 ad9854输出指令后，启动显示和输出程序模块，使ad9854 产生响应的信号输出。对设置数据进行存储防止设置信息掉电丢失。整体程序设计流程如图3所示。 2.1ad9854驱动程序 (1)ad9854主要负责各种波形信号的产生［8］，采用并行模式［9］，其程序框图如图4所示。 2.2ili9320触摸液晶驱动程序 ili9320［10］采用的是18位总路线接口结构的高性能微处理器［10］。索引寄存器（ir）储存着可以写入指令与显示数据寄存器的地址。寄存器选择信号（rs），读写信号（nrd/nwr）和数据总路线（d0~d17）是用来读写指令和数据的。 图3系统主程序流程图4ad9854 程序流程图3实际效果 dds实物如图5所示。图6~图8分别是用示波器测试的结果其中横坐标为时间，纵坐标为幅度。测试结果表明，信号的频率失真度在0.1%内。幅度失真度在0.5%。 图5实物图图610 mhz的正弦波信号 图7500 khz的方波信号图8f