第九章-设计流程与工具.ppt

版图几何设计规则 版图设计规则：是指为了保证电路的功能和一定的成品率而提出的一组最小尺寸，如最小线宽、最小可开孔、线条之间的最小间距、最小套刻间距等。 设计规则反映了性能和成品率之间可能的最好的折衷。规则越保守，能工作的电路就越多(即成品率越高)；然而，规则越富有进取性，则电路性能改进的可能性也越大，这种改进可能是以牺牲成品率为代价的。 层次与层次标记 把设计过程抽象成若干易于处理的概念性版图层次，这些层次代表线路转换成硅芯片时所必需的掩模图形。 N阱设计规则 多晶硅层的设计规则 接触层的设计规则 金属层的设计规则 焊接层的设计规则 布线规则 电源线和地线应尽可能用金属线走线；多采用梳状结构，避免交叉。 禁止在一条金属走线的长信号线下平行走过另一条用多晶硅或扩散区走线的长信号线。 压焊点离芯片内部图形的距离不应少于20μm。 布线层选择，尽可能降低寄生效应。 版图设计中提高可靠性的措施 考虑电性能和热性能 一、提高金属化层布线的可靠性 （1）大量的失效分析表明，因金属化层（目前一般是A1层）通过针孔和衬底短路，且A1膜布线开路造成的失效不可忽视，所以必须在设计布线时采取预防措施。例如尽量减少A1条覆盖面积，采用最短A1条，并尽量将A1条布在厚氧化层（厚氧化层寄生电容也小）上以减少针孔短路的可能。 版图设计中提高可靠性的措施 （2） 防止A1条开路的主要方法是尽少通过氧化层台阶。如果必须跨过台阶，则采取减少台阶高度和坡度的办法。例如对于厚氧化层上的引线孔做尺寸大小不同的两次光刻（先刻大孔，再刻小孔），以减小台阶坡度，如图所示。 * * * * * * * * * * * * * * * * * 版图验证 1 版图设计完成后要经过 DRC（design rule check）以保证各层版图都符合设计规则的要求。 2 有的设计还要进一步作版图与电路图一致性检查 LVS（layout versus schematic）。它是通过版图参数提取工具 LPE（layout parameters extraction）来得到一个电路图，将它与原要求的电路图相比较，以保证所得版图与原要求的电路图是完全一致的。 * 测试向量 1 测试向量而是指由一系列 1 和 0 组成的序列码。 2 将测试向量通过探针加到芯片的输入压焊块，然后从输出压焊块处得到其结果，将此结果与预期的结果相比较，以检查芯片的功能是否正确。 3 如果该测试向量可以检查出芯片中所有的内在故障（fault），则称该测试向量的故障覆盖率为100% 。我们希望能自动生成出故障覆盖率为100% 的测试向量。目前对组合逻辑电路，这一要求已有可能满足，但对于时序电路则远不能达到。 * 设计系统简介 大致可分为 3 个阶段： 第一阶段：20 世纪 70 年代的第一代设计自动化系统，称为计算机辅助设计 CAD（computer-aideddesign）系统。 以交互式图形编辑和设计规则检查为特点，硬件采用 16 位小型机。第一代 CAD 系统的引入使设计人员摆脱了繁复、易出错误的手工画图、机械刻红膜的做法，大大提高了效率，因而得到了迅速的推广。 缺点：逻辑图输入（schematic entry）、逻辑模拟、电路模拟等工作与该系统的版图设计及版图验证是分别进行的，人们需要对两者的结果进行多次的比较和修改才能得到正确的设计，有时甚至在投片后才发现原设计存在错误，不得不返工修改，因而付出了昂贵的代价。 * 第二阶段 第二阶段：20 世纪 80 年 代 出 现 了 第 二 代 设 计 自 动 化 系 统，常 称 为 计 算 机 辅 助 工 程 CAE （computer-aided engineering）系统。 以 32 位工作站为硬件平台，集逻辑图输入、逻辑模拟、测试向量生成、电路模拟、版图设计、版图验证等工具于一体，构成了一个较完整的设计系统。设计人员以输入逻辑图的方式开始设计芯片，并在工作站上完成全部设计工作。它不仅有设计全定制电路的交互式版图编辑器，还包括有门阵列、标准单元的自动设计工具和经过验证的单元库，系统可自动地完成布局、布线等功能，因而大大减轻了版图设计的工作量。 * 第二阶段 在 CAE 系统中，更引入了版图参数提取工具 LPE 和版图与电路之间一致性检查工具 LVS，从而可发现设计是否有错。同时还可将 LPE 所得到的版图寄生参数引入电路图，做一次更为精确的电路模拟，以进一步检查电路的时序关系和速度是否仍符合设计要求。尽管这些功能的引入保证了投片流水的一次成功率， 缺点：一致性检查和后模拟在设计的最后阶段才进行的，一旦发现错误需要修改版图或修改电路，需付出相当的代价。 * 第三阶段