网站大量收购独家精品文档,联系QQ:2885784924

毕业论文:基于EDA交通灯的设计.doc

  1. 1、本文档共22页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
设计任务书 设计目的 1 学习使用EDA集成设计软件MaxplusⅡ,了解电路描述、综合、模拟过程。 2 掌握使用EDA工具设计数字系统的设计思路和设计方法。 3 模仿目前十字路口的控制器,设计交通灯控制器。 设计任务 实验目的:学习交通灯控制器的设计、仿真和硬件测试,进一步熟悉VHDL 设计技术。 实验要求: 1 模仿目前十字路口的控制器,其中:东西方向交通灯循环为绿灯(直行和右转)45 秒、黄灯5 秒、左转灯15 秒、黄灯5 秒、红灯40 秒、黄灯5 秒;南北方向交通灯循环为红灯65 秒、黄灯5 秒、绿灯(直行和右转)20 秒、黄灯5 秒、左转灯15 秒、黄灯5 秒。 2 输入端为:基准时钟(CLK)、复位(CLR);输出端分别为SNGreen、SNRed、SNYellow、SNLeft 和EWGreen、EWRed、EWYellow、EWLeft。 实验内容:根据实验要求设计交通灯控制器,并对其进行编辑、编译、综合、仿真,以及给出其所有信号的时序仿真波形。 交通灯控制器设计 摘要 本文主要介绍了运用硬件描述语言(VHDL语言)和原理图输入的方法对交通灯控制器进行设计,并利用EDA集成设计软件MaxplusⅡ对其进行编辑、编译、综合和仿真。 关键词:交通灯控制器、VHDL语言、Maxplus II、仿真 Abstract This paper introduces the design of the traffic signal controller using hardware description language(VHDL language) and schematic method,and use an integrated EDA design software Maxplus Ⅱ to edit, compile, synthesis and simulation. Key words: traffic light controller, VHDL language, Maxplus II, simulation 1 设计要求 (1)模仿目前十字路口的控制器,其中:东西方向交通灯循环为绿灯(直行和右转)45 秒、黄灯5 秒、左转灯15 秒、黄灯5 秒、红灯40 秒、黄灯5 秒;南北方向交通灯循环为红灯65 秒、黄灯5 秒、绿灯(直行和右转)20 秒、黄灯5 秒、左转灯15 秒、黄灯5 秒。 (2)输入端为:基准时钟(CLK)、复位(CLR);输出端分别为SNGreen、SNRed、SNYellow、SNLeft 和EWGreen、EWRed、EWYellow、EWLeft。 2 设计思路 根据设计要求,可知所要设计的交通灯的循环周期为115s,交通灯的控制信号状态一共有8种(如表2.1)。故可以设计一115进 表2.1交通灯的控制信号状态表 SNGreen SNRed SNYellow SNLeft EWGreen EWRed EWYellow EWLeft 0-45s 0 1 0 0 1 0 0 0 45-50s 0 1 0 0 0 0 1 0 50-65s 0 1 0 0 0 0 0 1 65-70s 0 0 1 0 0 0 1 0 70-90s 1 0 0 0 0 1 0 0 90-95s 0 0 1 0 0 1 0 0 95-110s 0 0 0 1 0 1 0 0 110-115s 0 0 1 0 0 0 1 0 制计数器和一状态控制器,通过时间计数,由时间段跳变来控制交通灯信号(原理图如图2.1)。在设计115进制的计数器过程中,直接用VHDL语言设计遇到了一定的困难,故先设计一128进制计数器(用VHDL语言便于实现),再通过原理图输入法来实现115进制计数器的设计。 图2.1交通灯控制器原理图 3 设计输入文件 3.1 115进制计数器设计输入 设计115进制的计数器,可先设计一128进制计数器(当然为了最终实现115进制的计数功能,在VHDL语言编辑中对其进位输出端信号进行了修改,即计数到115便输出进位信号,以便控制复位信号,故称其伪128进制计数器),再通过原理图输入法来实现115进制计数器的设计。 3.1.1 伪128进制计数器设计输入 VHDL语言设计输入: LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY CNT7B IS PORT (CLK : IN STD_LOGIC; RST : IN STD_LOGIC; ENA : IN STD_LOGIC; OUTY : OUT STD_LOGIC_VECTOR(6 DOWNTO 0); CO

文档评论(0)

14576 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档