网站大量收购独家精品文档,联系QQ:2885784924

毕业设计:紧急呼叫系统设计(定稿).doc

  1. 1、本文档共15页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
目 录 设计要求 - - - - - - - - - - - - - - - - - - - - - - - - -- - -- 1 设计提示- - - - - - - - - - - - - - -- - - - - - - - - - - - - - -1 设计思路- - - - - - - - - - - - - - -- - - - - - - - - - - - - - -2 单元电路设计 - - - - - - - - - - - - - - - - - - - - - - - -- 2 总体电路设计(总电路图)- - - - - -- - - - - - - - -- 8 安装及调试步骤- - - - - - - - - - - - - - - - - - - - - -- 8 故障分析与电路改进 - - - - - - - - - -- - - - - - - -- 10 总结和体会 - - - - - - - - - -- - - - - - ----- - - - ---- 12 评分表- - - - - - - - - - - - - - -- - - - - - - - - - - - - - - 13 附录参考文献- - - - - - - - - - - - - - - - - - - - - -- - - 14 参考文献 - - - - - - - - - - - - - - - - - -- - -- - - - - 14 1.设计要求 设计要求: 1.当病人紧急呼叫时显示病人的编号。(在此设定为6—7号两个病人) 2.根据病人病情设置优先级别。当有多人呼叫时,病情严重者优先。(7号优先级最高) 3.医护人员处理完当前最高级别的呼叫后,系统按优先级别显示其它呼叫病人的编号。 2.设计提示: 1.系统由呼叫信号锁存、优先编码、进制译码、示及逻辑控制清除等几部分组成。 2.电路的核心部分为优先编码器。当有信号输入时,用触发器锁存相应的按键信号,由优先编码器完成信号优先级的判别,并提供相关的显示输出编码。 3.二进制译码电路译出当前最高级别的呼叫,待医护人员处理完后,清除该呼叫的触发器信号,转而对其他呼叫输入进行判别处理。 4.信号的锁存及清除可采用如下所示的D触发器实现。8路优先编码器型号为74148、3/8二进制译码器可选74138,D触发器可选7474。 设计框图如下: 3.设计思路 接到设计要求,首先考虑的是优先权得问题,这个可以用优先编码器解决。信号需要反馈又涉及到了信号得锁存问题,可以用触发器解决,同时可以解决逻辑清0问题。大体思路如下: 系统由呼叫信号锁存,优先编码,二进制译码,显示及逻辑控制清除等几部分组成,电路核心部分为优先编码器,当有信号输入时,用触发器锁存相应的按键信号,由优先编码器完成信号优先级的送别,并提供相关的显示输出编码。呼出信号由信号锁存(触发器)进入,再进入优先编码(优先编码器)。同时信号回馈给信号锁存区,循环运作,直至呼叫信号完全提示。同时加入逻辑控制(清0)。 在这里信号锁存用到D触发器7474,优先编码用8-3优先编码器74148,二进制译码用3-8二进制译码器74138, 信号呼入用到六反相器74LS04. (设计图中的声光提示不做要求) 4.单元电路设计 1)信号锁存 信号锁存用74LS74正边双D触发器. 输 入 输 出 预 置 清 除 时 钟 D Q Q’ SD’ RD’ CP 0 1 x x 1 0 1 0 x x 0 1 0 0 x x 1 1 1 1 ↑ 1 1 0 1 1 ↑ 0 0 1 1 1 0 x Q0 Q0’ (2)7474功能表 74LS74正边沿触发双D触发器的动作特点是输出端状态的转换发生在CP的上升沿,而且触发器所保存下来的所保存的状态仅仅取决于CP上升沿到达是的输入状态。 假设Q的初始状态为低电平,当给SD’一个高电平时,输入一个时钟信号是,D触发器被强制翻转,是Q输出变成高电平,Q’输出为低电平。 触发器可以保持信号,同时接受反馈信号,最后还可以实现逻辑清0. 2 )优先编码 在优先编码器电路中,允许同时输入两个以上编码信号。而优先编码器已经将输入的

文档评论(0)

14576 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档