毕业设计论文_集成电路课程设计指导书.docVIP

赣南师院 物理与电子信息学院 设计报告书 基于NI Multisim设计 姓名： 班级： 学号： 指导老师： 陈建萍 时间： 2.2.2设计思路： 1）关于变模的设计思路：变模可用开关控制，通过开关的置1置0，可通过门电路来控制进制模值的变换； 2）关于可逆的设计思路：可逆也可用开关控制，通过门电路的组合可控制计数器加减法的脉冲输入，其次，本设计中在做加计数时用的是清零法，做减计数用的是置数法； 2.2.3设计步骤： 1）设计输入加减计数脉冲控制电路； 2）设计十四进制的加减计数： 3）设计二十四进制的加减计数； 4）解决不同模值和不同计数规则（加计数或减计数）之间的兼容问题（即是使不同的计数过程互不干扰）； 5）设计其他附加功能，如，启动、清零等。 2.2.4设计过程： 1、加减计数脉冲的控制电路设计： 1）用单刀双置开关作为加减计数脉冲的控制开关，如图：。 2）开N+/-端和信号脉冲输出端如图连接：（其中UP/DUWN表示加/减法计数时脉冲输入引脚） 这样，当加减控制开关置1时，UP端输入脉冲信号，而DOWN端输入1，如 此，计数器做加法运算；当加减控制开关置0时，UP端输入1，DOWN端输 入为脉冲信号，这样数器做减法计数； 2、十四进制的加减计数设计： 1）在做加计数时，先接入加法信号，再将个位计数器的Q2端和十位计数器的Q0端接到一与门的输入端，再将与门的输出端接到清零端，这样，当记便做反馈清零； 2）在做减计数时，先置数（将个位计数器的D2和十位计数器的D0都连到14进制的控制开关，其他的预置端全部置零，此时预置数为：0100 0001），再接入减计数脉冲，再将个位计数器的借位端BO和十位计数器的Q0接到二输入或门的输入端，再将其输出端接到一个二输入与门的输入端（该与门另一端与14进制的控制开关相接），最后将该与门的输出端接到十位计数器的LD端即可（此时不必再将置数反馈接到个位计数器的LD端，因为当反馈有效时个位刚好减到0），这样，计便置初值继续计数。 3、二十四进制的加减计数设计： 1）在做加计数时，先接入加法信号，再将个位计数器的Q2端和十位计数器的Q1端接到一与门的输入端，再将与门的输出端接到清零端； 2）在做减计数时，先置数（将个位计数器的D2和十位计数器的D1都连到24进制的控制开关，其他的预置端全部置零，此时预置数为：0100 0010），再接入减计数脉冲，再将个位计数器的借位端BO和十位计数器的Q0或上Q1的输出端接到二输入或门的输入端，再将其输出端十位计数器的LD端即可（此时不必再将置数反馈接到个位计数器的LD端，因为当反馈有效时个位刚好减到0）。 4、兼容问题的解决： 1）将十位计数器Q0或上Q1的输出信号与上二十四进制开关的控制信号的输出和十位计数器的Q0与上十四进制开关的控制信号的输出相或，再将这个相或之后的信号A与个位计数器的借位端BO相或，其输出信号接个位和十位的置数端LD，这样就解决了减计数时变模问题： 2）将上述的A信号和个位计数器的Q2相与的输出与上加减控制信号N+/-，最后将此输出端接到两计数器的复位端CR，这样就解决了加减之间的兼容问题（也包含解决了加计数的变模问题）。 5、附加功能的设计： 1）计数启动暂停的设计，只需将信号源接到单刀单置开关的一端，另一段接到前面提到的CLKOUT端即可控制计数的启动暂停； 2）置数功能的设计，只需将电路的加计数反馈信号与置数开关控制信号相或，再将其输出信号接到CR便可。 以上便是整个电路设计的具体过程。 3.电路的工作原理 3.1计数器74LS192的工作原理 计数器对输入的时钟脉冲进行技术，来一个CP脉冲计数器状态改变一次。根据计数器循环长度M ,称为模M计数器（M进制计数器）。通常，计数器状态按二进制计数的递增加或递减规律来编码，对应成为加法计数器或减法计数器。 一个计数型触发器就是一位二进制计数器。N个计数型触发器就可以构成同步或者异步N位二进制加法计数器或减法计数器。当然，计数器状态编码并非必须按二进制计数的规律编码，可以给M进制计数器任意的编排M个二进制编码。 在数字集成产品中，通用的计数器是二进制和十进制计数器，按计数长度、有效时钟控制信号、置位和复位信号的不同有不同的型号。74LS192是同步十进制可逆计数器，其管脚分布为： 1—D1 2--Q1 3--Q0 4--CPD 5--CPU 6--Q2 7--Q3 8--GND 9--D3 10-D2 11-~LD 12-~CO 13-~BO 14-~CR 15-D0 16-VCC 输入 输出 CR ~LD CPU CPD D3 D2