数字电子技术课程设计--数字钟的设计.docVIP

课 程 设 计 课程名称 数字电子技术课程设计 题目名称 数字钟的设计 专业班级 学生姓名 学 号 指导教师  摘要 数字钟是一个将“?时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒。一个基本的数字钟电路主要由秒信号发生器、“时、分、秒、”计数器、译码器及显示器组成。由于采用纯数字硬件设计制作，与传统的机械表相比，它具有走时准，显示直观，无机械传动装置等特点。 本设计中的数字时钟采用数字电路实现对“时” 、“分”、“秒”的显示和调整。通过采用各种集成数字芯片搭建电路来实现相应的功能。具体用到了555震荡器，74LS90及与非，异或等门集成芯片等。该电路具有计时和校时的功能。 在对整个模块进行分析和画出总体电路图后，对各模块进行仿真并记录仿真所观察到的结果。 实验证明该设计电路基本上能够符合设计要求！ 关键词 振荡器、? 计数器?、译码显示器、Multisim2001 目 录 1.1设计题目：“数字钟的设计” 3 1.3给定条件及元器件 3 1.4设计内容 3 2组成及基本原理 3 2.3译码和数码显示电路 4 2.4校时电路 5 2.5报时电路 5 3各部分电路设计 5 3.1振荡电路 5 3.2计数器 6 3.3译码显示电路 9 3.5整点报时电路 12 4课程设计总结 14 5感谢词 14 参考文献 15 设计任务书 1.1设计题目：“数字钟的设计” 1.2技术要求： 1.2.1设计一台能直接显示“时”、“分”、“秒”的数字钟，要求24小时为一计时周期。 1.2.2当电路发生走时误差时，要求电路具有校时功能。 1.2.3要求电路具有整点报时功能，报时声响为四低一高，最后一响正好为正点。 1.3给定条件及元器件 要求电路主要采用中规模CMOS集成电路CC4000系列组成。 设计内容 组成及基本原理 译码和数码显示电路 校时电路 报时电路 各部分电路设计 振荡电路 图 3.1.3 图3.1.2 ≈ （式3.1.1) 若选R1=R2=10KΩ,要在输出端得到频率为1Hz的时钟信号，则C应选47uF。调节电位器，即可调整秒信号。 CC7555单定时器的外部引脚见图3.1.3所示。 3.2计数器 数字钟的“秒”、“分”信号产生电路都是由六十进制计数器构成，“时”信号产生电路为二十四进制计数器。它们都可以用“二—十进制”计数器来实现。 六十进制计数器和二十四进制计数器均可由双BCD加法计数器CC4518组成。CC4518的功能和外部引线排列已在第二章做了介绍，这里不再重复。 因为一片CC4518内含有两个十进制计数器，因此用一片CC4518就可构成六十进制或二十四进制计数器了。 选取CC4518和与非门CC4511、采用反馈复位法构成的六十进制和二十四进制加法计时器电路分别见图3.1.4（a）和(b)所示。 （b） 图 3.1.4 我们把计数器各功能端前标有“1”的叫“计数器1”，标有“2”的叫“计数器2”。在这两个电路中，“计数器1”的控制脉冲均由CP端输入，因此1ENing接高电平；“计数器2”的控制脉冲均由EN端输入，因此2CP应接低电平。 将1QD接至2EN保证了低位十进制计数器想高位计数器提供触发信号。见图3.1.5是同步十进制计数器的时序图。 CP QAQB QCQD2EN(1QD) 图 3.1.5 由图3.1.5可以看出：当“计数器1”的状态由1001向0000转换时，1QD(2EN)ZN正好是一个下降沿，因此高位的计数器开始计数。 在图3.1.4（a）中，将2QD和2QB相与后接至CR端，构成了六十进制计数器，在图（b）中，将2QBHE 1QC相与后接至CR端构成二十四进制计数器。为了保证电路能可靠地工作，在“秒”、“分”“时”计数器反馈复位支路中，加了一个RS触发器，如图3.1.6所示（以六进制电路为例）。 图 3.1.6 图 3.1.7 将与非门组成的RS触发器的输出接至计数器的复位端，展宽了复位和进位信号的脉冲