实验五 触发器.docVIP

数字电子技术实验报告 实验名称：触发器 实验目的： 掌握基本RS触发器、JK触发器、D触发器和T触发器的逻辑功能。 熟悉各触发器的逻辑功能及相互转换方法。 实验仪器 1、SAC-DM32数字电路实验箱 1个 2、74LS00（四2与非门） 1个 3、74LS112（双JK触发器） 1个 4、74LS74（双D触发器） 1个 实验原理 触发器是具有记忆功能的二进制信息存贮器件，是时序逻辑电路的基本单元之一。触发器按功能分可分RS、JK、D、T触发器；按电路触发方式可分为电平触发和边沿触发器两大类。 图5-1所示电路由两个“与非”门交叉耦合而成的基本Rs触发器，它是无时钟控制低电平自家触发的触发器，有直接置位、复位的功能，是组成各种功能触发器的最基本单元。基本RS触发器也可以用两个“或非”门组成，它是高电平直接触发的触发器。 图5-1 RS触发器 图5-2 JK触发器 JK触发器是一种逻辑功能完善，通用性强的集成触发器。在结构上可分为主从型JK触发器和边沿型Jk触发器。在产品中应用较多的是下降沿触发的边沿型JK触发器。JK触发器的逻辑符号如图5-2所示。它有三种不同功能的输入端，第一种是直接置位、复位输入端，用R’和S’表示。在S’=0，R’=1或R’=0，S’=1时，触发器不受其它输入端状态影响，使触发器强迫置“1”（或置“0”），当不强迫“1”（或置“0”）时，S’、R’都应置高电平。第二种是时钟脉冲输入端，用来控制触发器翻转（或称作状态更新），用CP表示（在国家标准符号中称作控制输入端，用C表示），逻辑符号中CP端处若有小圆圈，则表示触发器在时钟脉冲下降沿（或负边沿）发成翻转，如无小圆圈，这表示触发器在时钟脉冲上升沿（或正边沿）发生翻转。第三种是数据输入端，它是触发器状态更新的一句，用J、K表示。JK触发器的状态方程为Qn+1=JQn’+K’Qn 本实验采用74LS112型双JK触发器器， 是下降边沿触发的边沿触发器，引脚排列如图5-3所示。表5-1为其功能表。 图5-3 74LS112引脚排列图 D触发器是另一种使用广泛的触发器，它的基本结构多为维阻型。D触发器的逻辑符号如图5-4所示。D触发器是在Cp脉冲上升沿触发翻转，触发器的状态取决于CP脉冲到来之前D端大的3状态，状态方程为 Qn+1=D 表 输入 输出 SD’ RD’ CP’ J K Qn+1 Qn+1‘ 0 1 × × × 1 0 1 0 × × × 0 1 0 0 × × × 1 1 1 1 ↓ 0 0 保持 1 1 ↓ 1 0 1 0 1 1 ↓ 0 1 0 1 1 1 ↓ 1 1 计数 1 1 1 × × 保持 输入 输出 SD’ RD’ CP’ D Qn+1 Qn+1‘ 0 1 × × 1 0 1 0 × × 0 1 0 0 × × 1 1 1 1 ↑ 1 1 0 1 1 ↑ 0 0 1 1 1 ↓ × 保持 本实验采用74LS74型双D触发器，是上升边沿触发的边沿触发器，引脚排列如图5-5所示。表5-2为其功能表。 不同类型的触发器对时钟信号和数据信号的要求各不相同，一般说来，边沿触发器要求数据信号超前于触发器边沿一段时间出现（称之为建立时间），并且要求在边沿到来后继续维持一段时间（称之为保持时间）。对于触发边沿陡度也有一定要求（通常要求100ns）。主从触发器对上述参数要求不高，但要求在CP=1期间，外加的数据信号不容许发生变化，否则将导致触发器错误输出。 在集成触发器的产品中，虽然每一种触发器都有固定的逻辑功能，但可以利用转换的方法得到其它功能的触发器。如果把JK触发器的JK端连接在一起（称为T端）就构成了T触发器，状态方程为 Qn+1=T’Qn+TQn’ 在CP脉冲作用下，当T=0时Qn+1=Qn。工作在T=1时的触发器称为T’触发器。T和T’触发器广泛应用于计算电路中。值得注意的是转换后的触发器其触发方式仍不变。 了解触发器间的相互转换可以在实际逻辑电路的设计和应用中更充分得到的利用各类触发器，同时也有助于更深入的理解和掌握各类触发器的特点与区别。 JK触发器转换为D触发器（如图5-6） 图5-6 JK触发器转换为D触发器 JK触发器转换为T触发器（如图5-7） 图5-7 JK触发器转换为T触发器 D触发器转换为T’触发器（如图5-8） 四、 实验内容 1.测试基本Rs触发器的路基功能 按图5-1与非门74L00构成基本RS触发器。 输入端R’、S’按接逻辑开关，输出端Q、Q’接电平指示器，按表5-3要求测试逻辑功能。 表5-3 R’ S’ Q 功能 Qn=0 Qn=1 0 0 0 0 不定 0 1 0 0 置零 1 0 1 1 置1 1 1 0 1 保持