原创力文档- 1、本文档共3页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
电子设计自动化EDA技术实验3
一、实验目的
初步掌握用硬件描述语言现开发代大规模可编程数字逻辑器件的方法。
二、提供的实验条件
软件：MAX-plusⅡ。
仪器和设备：计算机、EDA实验箱。
三、实验内容
1．进一步掌握大规模可编程数字逻辑器件开发软件MAX-plusⅡ的最基本操作和使用方法。
2．硬件描述语言设计31进制加法器，并与2个7段显示器共同译码的译码器二者配合使用构成一个带有显示功能的计数器。
3．31进制加法器进制加法器采用文本编辑硬件描述语言(AHDL)设计该电路功能，并且需要进行逻辑仿真。
4．各种方法编译和仿真正确后下载到实验箱，证明设计的正确性。
四、预习要求和实验报告要求
1．必须提前预习《基础电子电路设计与实践》书的第十一章(283页—304页)11.3节内容，否则无法进行实验！
2．把所完成的各项工作逐一在计算机上复制或者屏幕拷贝下来，粘贴在本报告电子文档中（见后附说明），最后上交打印文稿（用16K纸打印）。注意！报告头中人名、班级等要求打印后手工填写！
3．必须详细撰写通过做实验而获取的收获、感想、体会以及建议等。
五、实验报告具体内容
(报告页数不限，自行排版)
附：参考示例（以下仅为参考，在写报告时，要把以下内容删除掉！）
带有显示功能的17进制计数电路设计结果如下（本介绍忽略了设计过程！同学们在撰写报告时，应撰写详细的设计过程！）。
1．17进制显示译码器
SUBDESIGN xs27
(
A[4..0] : INPUT ;
B[13..0] : OUTPUT;
)
BEGIN
TABLE
A[] =B[];
0 =H0081;
1 =H00CF;
2 =H0092;
3 =H0086;
4 =H00CC;
5 =H00A4;
6 =H00A0;
7 =H008F;
8 =H0080;
9 =H0084;
10 =H2781;
11 =H27CF;
12 =H2792;
13 =H2786;
14 =H27CC;
15 =H27A4;
16 =H27A0;
END TABLE;
END;
2．利用同步置数功能的17进制计数初步设计（将借用顶层的图形法最终产生17进制计数功能）
SUBDESIGN js17
(
clk, load : INPUT;
d[4..0] : INPUT=GND;
q[4..0],Z : OUTPUT;
)
VARIABLE
count[4..0] :DFF;
BEGIN
count[].clk=clk;
IF load THEN
count[].d=d[];
ELSE
count[].d=count[].q+1;
END IF;
q[]=count[];
CASE count[] IS
WHEN 16 = Z=VCC;
END CASE;
END;
3．顶层设计图
哈尔滨工业大学（威海）模拟电子技术实验报告
2
哈尔滨工业大学（威海）
数 字 电 子 技 术 实 验 报 告
姓 名*： 班 级*： 学号*：
同组人*： 指导教师*： 日期*：
*注：需要同学用蓝色或黑色钢笔或圆珠笔手工签写！
文档评论（0）