4第四章 触发器.ppt

* 电子技术 数字电路部分 第四章 触发器 第四章 触发器 § 4.1 概述 § 4.2 触发器的基本形式 § 4.3 触发器按逻辑功能的分类 § 4.4 触发器逻辑功能的转换 § 4.5 触发器的触发方式 § 4.6 触发器应用举例 触发器 触发器输出有两种可能的状态：0、1； 输出状态不只与现时的输入有关，还与原来的输出状态有关； 触发器是有记忆功能的逻辑部件。 按功能分类：R-S触发器、D型触发器、JK触发器、T型触发器等。 概述 § 4.1 基本 RS 触发器 (一)由与非门组成的基本 RS 触发器 1. 电路结构及逻辑符号 Q Q SD RD G1 G2 Q Q SD RD S R SD RD Q Q Q = 1，Q = 0 时，称为触发器的 1 状态，记为 Q = 1； Q = 0，Q = 1 时，称为触发器的 0 状态，记为 Q = 0。 RD SD 置0端，也称复位端。  R 即 Reset 置1端，也称置位端。  S 即 Set Basic Flip - Flop 信号输入端 互补输出端，正常工作时，它们的输出状态相反。 低电平有效 工作原理 Q Q SD RD G1 G2 1 1 0 1 1 0 0 0 SD RD 功 能 说 明 输 入 Q Q 输 出 2. 工作原理及逻辑功能 0 1 1 1 1 0 触发器被置 0 触发器置 0 1 0 2. 工作原理及逻辑功能 Q Q SD RD G1 G2 1 1 0 1 1 0 0 0 SD RD 功 能 说 明 输 入 Q Q 输 出 1 0 0 1 1 1 触发器被置 1 触发器置 0 1 0 触发器置 1 0 1 2. 工作原理及逻辑功能 Q Q SD RD G1 G2 1 1 0 1 1 0 0 0 SD RD 功 能 说 明 输 入 Q Q 输 出 1 1 触发器置 0 1 0 触发器置 1 0 1 触发器保持原状态不变 不 变 & & G1 门输出 G2 门输出 2. 工作原理及逻辑功能 Q Q SD RD G1 G2 输出状态不定(禁用) 不 定 1 1 0 1 1 0 0 0 SD RD 功 能 说 明 输 入 Q Q 输 出 触发器置 0 1 0 触发器置 1 0 1 触发器保持原状态不变 不 变 0 0 1 1 　　输出既非 0 状态，也非 1 状态。当 RD 和  SD 同时由 0 变 1 时，输出状态可能为 0，也可能为 1，即输出状态不定。因此，这种情况禁用。 3. 逻辑功能的特性表描述 次态 现态 指触发器在输入信号变化前的状态，用 Qn 表示。 指触发器在输入信号变化后的状态，用 Qn+1 表示。 　　触发器次态与输入信号和电路原有状态之间关系的真值表。 0 0 0 0 1 × 触发器状态不定 0 × 1 0 1 0 1 0 0 触发器置 0 0 0 1 0 1 1 0 1 触发器置 1 1 1 1 1 1 0 0 1 1 触发器保持原状态不变 说 明 Qn+1 Qn SD RD 基本 RS 触发器特 性表的简化表示 Qn 1 1 1 0 1 0 1 0 不定 0 0 Qn+1 SD RD 与非门组成的基本 RS 触发器特性表 置 0 端 RD 和置 1 端 SD 低电平有效。 禁用 RD = SD = 0。 称约束条件 注意 波形分析举例 解： [例] 设下图中触发器初始状态为 0，试对应输入波形 画出 Q 和 Q 的波形。 Q Q SD RD S R SD RD 保持 初态为 0，故保持为 0。 置 0 保持 Q Q 置 1 (二)基本 RS 触发器的两种形式 特 性 表 Qn 1 1 1 0 1 0 1 0 不定 0 0 Qn+1 SD RD 不定 1 1 0 0 1 1 1 0 Qn 0 0 Qn+1 SD RD Q Q SD RD S R Q Q SD RD S R 逻 辑 符 号 置 0、置1 信号低电平有效 置 0、置1 信号高电平有效 注意 　　弄清输入信号是低电平有效还是高电平有效。 § 4.2 几种时钟触发器的逻辑功能 　　实际工作中，触发器的工作状态不仅要由触发输入 信号决定，而且要求按照一定的节拍工作。为此，需要 增加一个时钟控制端 CP。 CP 即 Clock Pulse，它是一串周期和脉宽一定的矩形脉冲。 　　具有时钟脉冲控制的触发器称为时钟触发器， 又称钟控触发器。 同步触发器是其中最简单的一种，而基本 RS 触发器称异步触