毕业设计（论文）-基于verilite的信号源设计.doc

摘 要 信号源在电子电路实验和设备检测中有着广泛的应用。随着科技的进步，现代信号源的设计越来越复杂，但一般都有固定的设计流程，并由一些基本的单元组成。本设计利用Verilite板上的FPGA来生成正弦波数据信号，再用数模转换器把数字信号转换成模拟信号。首先利用ISE开发环境用verilog语言设计相关程序，并进行编译生成bit文件，用VeriCom进行调试，用示波器观察实际波形。但是由于vercom的特点，导致设计无法全速执行，需要自己编写控制软件以代替vericom，以实现PC对FPGA的控制。 关键词： ABSTRACT The design of signal source has many applications in the area of electric circuit experience and equipment examination. As the development of science, the design of signal source is more and more complex. But, all is designed following the fix steps, and all is composed by the base units. This time, we will use the FPGA on the Verilite board to produce a cosine wave. Then, we use the D/A converter to transform the digital signal to the analogy signal. Firstly, we design a program using the verilog language on the software ISE. It generate a file of *.bit. After downloading it into the Verilite board, the result of the design will be simulated by VeriCom. At last, we will see the wave in an oscilloscope. Because of the character of the Vericom, the design can not implement in real speed. So we should design a program to instead the Vericom to control the FPGA by PC.  Key Words：Verilite 目 录 1 引 言 1 1.1 研究背景 1 1.2 研究对象、目的及意义 1 1.3 本文主要内容安排 2 2 信号源设计原理 3 2.1相关概念及原理的概述 3 2.1.1可编程器件FPGA简介 3 2.1.2可编程逻辑器件Spartan-3E FPGA的结构及特点 3 2.1.3 FPGA开发软件ISE的简介 3 2.2信号源设计思路 5 2.2.1主程序设计 5 2.2.2子模块设计 8 2.2.3约束文件的设计 9 3 使用Vericom软件进行动态仿真分析 10 3.1VeriCom仿真软件的简介 10 3.2为仿真做的准备工作 11 3.2.1在约束文件中设置引脚的链接 11 3.2.2时钟信号CLK0 13 3.2.3 load信号loadcheck 13 3.2.3片选信号 SU_CS0 14 3.2.4数据信号SU_DINO 14 4 用示波器进行实际硬件测试 15 4.1 TCL1655 D/A转换器的简介 15 4.2硬件连接后，用示波器输出波形 16 4.2.1输出的结果 16 4.2.2对输出结果的分析 18 5 电路的改进计划 19 5.1 VeriSDK的简单介绍 19 5.1.1 VeriSDK的简介 19 5.1.2 API的简介 19 5.1.3 Sbrid的简介 12 5.2用Sbrid实现FPGA和PC的通信 24 5.2.1实现过程及结果 24 6 结论与展望 27 参考文献 28 致 谢 29 附录A：程序见光盘附录 30 附录B：外文翻译资料 32 1 引 言 1.1 研究背景 在日常消费品中，数字电子产品变得日益重要。例如汽车已安装了复杂的控制系统，大多数家庭都拥有个人计算机。过去被认为是模拟电路的日常用品，如收音机、电视和电话都已经数字化。小巧的数字硬盘和MP3已经取代了用模拟信号记录声音的乙烯基唱片。随着这些变化，产品的