多功能 数字钟-电子技术综合设计.docxVIP

中国矿业大学电子技术综合设计姓 名： 学号：专 业： 　 题 目： 多功能 数字钟专 题： 电子技术综合设计 设计地点： 电工电子实验室设计日期： 2012年1月 成 绩： 指导教师：年月电子技术综合设计任务书学生姓名专业年级设计日期：2012年 12月20日至 2013年1月 10日实践课程：电子技术综合设计设计题目：多功能数字钟设计内容和要求：1. 主要内容：①用CC4518双四位BCD同步加计数器设计60秒、60分、24小时归0的计数电路②用CC4511 七段译码驱动/锁存器及LG5011AH共阴数码管设计译码及显示电路（数码管需加限流电阻）③用555设计CP脉冲源 (f=1KH)④具有系统校准功能2. 整体电路原理图60秒、60分、24小时---- 计数、译码、显示电路3. EWB仿真图60秒、60分、24小时---- 计数、译码、显示电路4. 设计原理图用altium designer summer09设计原理图5. 设计PCB版图用altium designer summer09设计PCB板图6. 功能扩展要求设计：①定点报时功能②12小时归1计数电路指导教师签字：年月日目录1系统概述51.1系统设计思路51.2总体方案框图52电路设计62.1秒脉冲发生器设计62.1.1NE555芯片介绍62.1.2功能图、内部结构772.1.3 NE555构成多谐振荡器电路图（f=1HZ）72.1.4多谐振荡器工作原理72.1.5参数计算82.2秒、分、小时计数器电路92.2.1校时电路92.2.2计数器电路1040进制仿真图132.3译码显示电路132.3.1C4511译码器133扩展功能153.1定时功能153.2定时报时电路163.312归1计数器电路174焊接与调试174.1系统硬件安装、调试中遇到的问题174.2问题现象、分析存在原因174.3排除方法和效果185设计的进一步完善186总结197附录207.1数字钟电路EWB仿真图207.2数字钟电路原理图217.3PCB板227.4元件清单：228参考文献23摘要：当代社会的快节奏发展，使得计时工具成为一种简单而本次课程设计，老师也就给我们选择了与此相关的课题，很有意义。多功能数字钟。次课程设计的数字钟由下几部分组成：石英晶体振荡器、分频器、秒脉冲发生器、校正电路、60进制的秒、分计时器和24进制计时计数器以及秒、分、时的译码显示部分等。总体原理流程是这样的，使用晶振产生振荡信号，经过cc4044和cc4046的两级分频产生准确的秒脉冲，将标准秒脉冲信号送入“秒计数器”。用CC4518双四位BCD同步加计数器设计60进制，24进制计数器以实现60秒、60分、24小时归0的计数电路，CC4518为双位计数器，所以每个计数器分为十位和个位两部分，当秒计数器计数到60时向分计数器进位同时秒计数器归零，分计数器向时计数器工作原理同秒计数器，当时计数器计数到24时归零。利用CC4511 七段译码驱动/锁存器及LG5011AH共阴数管设计译码及显示电路（数码管需加限流电阻）将时间的以显示。本课程设计还包括扩展板部分，有闹钟时间设置、闹钟开/关等功能。通过8D锁存器74LS273将所要定时的脉冲信号锁存，当此脉冲到来时，通过同或门74LS266的比较，最终送入与门74LS21，若输入为高电平，打开闹铃功能，否则，闹铃功能为关。关键词：多功能数字钟CC4518计数器 CC4511译码器系统概述系统设计思路一个基本的数字钟主要由译码显示器，时、分、秒计数器，校时电路，报时电路和信号发生脉冲电路组成。分、秒计数器均采用60进制计数，每累计60发出一个脉冲信号，该信号将被送到下一级计数器。时计数器采用24进制计数；译码显示电路将时、分、秒计数器的输出状态经七段显示译码器译码，通过六位LED七段显示器显示出来。可知，计时的基础是要有一个标准的秒脉冲来给计时器提供计时脉冲，本设计是通过555芯片来构成秒脉冲电路的。总体方案框图图1.1总体设计方案框图（1）脉冲信号电路：脉冲生成电路是由555多谐振荡器在适当的电容电阻值选取时达到精确地秒脉冲输出。（2）校准电路：由于每个机械开关具有抖动现象，所以我们采用RS 基本触发器及单刀双掷开关来组成校准电路, 每搬动一次开关产生一个计数脉冲, 实现校时功能。（3）时间计数器电路： 时间计数电路由秒个位和秒十位计数器,分个位和分十位计数器及时个位和时十位计数器电路构成,其中秒个位和秒十位计数器,分个位和分十位计数器为60进制计数器,而根据设计要求,时个位和时十位计数器为12进制计数器。（4）译码驱动电路： 译码驱动电路将计数器输出的8421BC