HDL语言应用与设计试卷.docVIP

下载本文档

15
0
约小于1千字
约 2页
2017-09-21 发布于河南
举报
版权申诉

HDL语言应用与设计试卷.doc

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

中国矿业大学2010～2011学年第二学期《HDL语言应用与设计》试卷（A）卷考试时间：100 分钟考试方式：闭卷学院_________班级_____________姓名 ___________学号____________ 题号一总分得分一、综合程序设计题（100分） (1)请简答或画出基于verilog HDL的数字系统设计流程（10分） (2)写出下图所示3选1的多路选择器的verilog程序实现（要求：使用行为描述方式）（10分）（3）写出一位全加器的UDP描述（15分）（4）请编写5分频的Verilog程序模块。其中模块输入信号为：clk_in,reset(复位信号，低电平有效) 输出信号为:clk_out。（要求：使用行为描述方式）(15分)。（5）请用循环语句实现一个从t=1000ns 时刻（假定一个仿真时间单位为1ns）开始的周期为100个仿真时间单位的时钟信号产生模块（10分）。（6）编写一位全加器的verilog的结构描述程序(15分) (7) 请写一个用于比较两个整数的大小的比较器程序（用Verilog 函数实现）（10分）（8）请给出如下图所示的一个4位移位寄存器结构的Verilog结构描述程序（这个移位寄存器是由四个D触发器(U1、U2、U3和U4)构成。其中seri_in是这个移位寄存器的串行输入；clk为移位时钟脉冲输入；clrb为清零控制信号输入；Q[0] ～Q[3] 则是移位寄存器的并行输出）（15分）注意：模块调用时端口对应方式要求使用端口位置关联方式。