基于fpga的实现同步的高分辨率数字脉宽调制器.docVIP

基于fpga的实现同步的高分辨率数字脉宽调制器 丹尼斯·纳瓦罗，奥斯卡·卢西亚，电气与电子工程协会成员，路易斯·安吉尔·巴拉干，约瑟·伊格纳西奥·阿提加斯，伊西德罗·Urriza和奥斯卡·吉梅内斯，学生会员，电气与电子工程协会成员 摘要——数字控制优点的在电力电子技术里已导致人人越来越多的使用数字脉宽调制器(DPWM)。然而,时钟频率的需求可能超过操作限制当功率变换器开关频率增加,而使用传统的DPWM架构。在本文中,我们提出两个同步的设计来提高DPWM的分辨率上，实现现场可编程门阵列(FPGA)。这些电路是基于芯片上的数字时钟管理器块出现在低成本的Spartan-3 FPGA系列和I / O延迟元件(IODELAYE1)可以在高端Virtex-6 FPGA系列。这些解决方案已经实现,测试,和比较来验证这些体系结构的性能。 关键词——现场可编程门阵列(FPGA),功率转换,脉宽调制功率转换器。 一、介绍 数字脉宽调制器(DPWMs)已成为一个基本构建块在数字控制架构的任何电源转换器[1]-[7]。DPWM频率主要取决于电源转换器操作条件,而DPWM分辨率决定了准确的输出电压/电流控制。因此,DPWM分辨率有直接影响的电源转换器的性能。 传统的DPWM实现是基于计数器和比较器,生成功率变流器控制信号根据几个预定义的阈值[8]-[14]。对于这些设计,最小接通持续时间等于旋转周期。其等效