基于FPGA简单银行前台的输入密码识别控制器的设计.docVIP

基于FPGA的银行前台密码 验证 设计规范 院名称 ： 电子工程学院 专业班级 ： 微电子0901 学 号 ： 040940学生姓名 ： ： 2012-6-18 目 录 1.任务 错误！未定义书签。 2.目的 错误！未定义书签。 3.使用环境 错误！未定义书签。 4.FPGA课程设计详细内容 错误！未定义书签。 4.1 技术规范 错误！未定义书签。 4.1.1 总体描述 错误！未定义书签。 4.1.2 结构框图 错误！未定义书签。 4.1.3 引脚描述 错误！未定义书签。 4.2 设计方案 错误！未定义书签。 4.2.1 顶层方案设计 错误！未定义书签。 4.2.2 顶层模块划分 错误！未定义书签。 4.3 功能验证方案 错误！未定义书签。 4.4 电路设计及功能仿真报告 错误！未定义书签。 4.5 综合及布局布线报告和引脚分布报告 错误！未定义书签。 4.6 硬件测试结果报告 错误！未定义书签。 5.课程设计的心得体会 错误！未定义书签。 6.参考资料 11 1．任务 题目: 基于FPAG的简易银行简单银行前台的输入密码识别ALTERA的FPGA硬件的设计，设计银行前台的输入密码识别。 图1.总体结构图 1.2)结构框图 clk data reset 表 Clk 0 反 馈 图二.具体模块结构图 从模块结构图看，设计的主要分为三个模块。 输入显示模块，即用户输入用户名称，将其显示在数码管上. 将输入的数据与，已经存储在rom上的有效用户进行校验。 如果用户名校验有效，允许输入密码，平且在数码管上显示其输入结果，将输入的密码与已经存储在rom的关联的用户进行校验。 将校验结果，用一个二极管来显示。 4.2．设计方案。 4.2.1顶层方案的设计 顶层主要是对各个子模块进行调用与连接，顶层主要调用以下模块： 1).数码管的显示驱动模块。 是输入的用户名能在数码管上显示。 2).用户名的有效校验模块。 通过调用rom模块，来进行用户名的校验问题。 关于rom模块的设计，原理：将用户名作为地址存储，将有效的用户名的密码初始化为大于零的值，而将其他的都初始化为零。 输入用户名即就是地址，来查找其值，判断用户的有效性问题。 3).密码校验模块 在用户名有效的前提下，对所输入的密码进行校验，并将结果输入，用一个二极管来显示。密码的匹配问题。 4.2.2.顶层模块划分 1).lcd的驱动显示。 1.功能描述：使用户输入的用户名，或者密码能够在1602上显示。 2．引脚的描述。 引脚名称 类型 功能描述 Clk Input 系统时钟 enable Output LCD使能 Rs Output LCD读使能 R_W Output LCD写使能 DB0_7 Output LCD数据管脚 DB0_7 Output LCD数据管脚 DB0_7 Output LCD数据管脚 DB0_7 Output LCD数据管脚 DB0_7 Output LCD数据管脚 DB0_7 Output LCD数据管脚 DB0_7 Output LCD数据管脚 Lcd_blon output Lcd管脚 Lcd_on Output lcd 2)用户名校验。 1.关于rom的设计 引脚名称 类型 功能描述 addr Input 存储的用户名 data output 存储用户密码，以及是否为有效的用户标识 Clk Input 时钟 1.功能描述，输入三位0-9的数字， 根据输入的用户名，在rom模块中读取相应的值，判读其值的大小，如果其值大于0，则为有效用户，否则为无效用户。 2.引脚描述 引脚名称 类型 功能描述 Switch Input 开关的输入 Clk_1000 Input 时钟输入 Code Input 校验信号 user Input 校验信号 sign Output 输出的数据 Sign_pluse output 时延信号 3)校验模块 1.功能描述 若用户为有效用户时，清除lcd的显示，输入密码，然后根据地址读取相应的密码，进行校验。 2.引脚描述 引脚名称 类型 功能描述 Data_from_key input 输入的数据 Pluse_from_key input 延迟信号 Clk_1000 Input 时钟 Reset Input 复位信号 user Input 校验信号 Code Input 校验信号 Data_to_lcd Output 输出的数据 Pluse_to_lcd Out