基于FPGA信号发生器的设计.doc

摘要 本次设计课题为应用VHDL语言及MAX+PLUS II软件提供的原理图输入设计功能，结合电子线路的设计加以完成一个可应用于数字系统开发或实验时做输入脉冲信号或基准脉冲信号用的信号发生器，它具结构紧凑，性能稳定，设计结构灵活，方便进行多功能组合的特点，经济实用，成本低廉。具有产生三种基本波形脉冲信号（正弦波、矩形波和三角波），以及三次（及三次以下）谐波与基波的线性组合脉冲波形输出，且单脉冲输出脉宽及连续脉冲输出频率可调，范围从100HZ到1kHZ,步进为100HZ；幅度可调，从0到5伏，步进为0.1V。：信号发生器FPGA；EDA；VHDL语言。 This design topic for the schematic diagram input design function which provides using the VHDL language and the MAX+PLUS II software, the bonding electron lines design completes may applies when the number system development either the experiment makes the signal generating device which the input pulse signal or the reference pulse signal use, it has the structure to be compact, the stable property, the design structure is flexible, facilitates carries on the multi-purpose combinations the characteristics, the economy is practical, the cost is inexpensive. Has produces three kind of basic waveform pulse signal (sine wave, rectangular wave and triangular wave), as well as three times (and below three times) overtone and fundamental wave linear combination pulse waveform output, and single pulse output pulse width and continual pulse output frequency adjustable, the scope from 100HZ to 1kHZ, step-by-steps is 100HZ; Scope adjustable, from 0 to 5 volts, step-by-steps is 0.1V. Key words: Signal generating device; FPGA; EDA; VHDL language. 第1章 前言 随着我国的经济日益增长，社会对电子产品的需求量也就越来越大，目前，我国的电子产品市场正在迅速的壮大，市场前景广阔。FPGA(Field Programmable Gate Array,现场可编程门阵列)在现代数字电路设计中发挥着越来越重要的作用。FPGA/CPLD(Complex Programmable Logic Device)所具有的静态可重复编程和动态在系统重构的特性，使得硬件的功能可以像软件一样通过编程来修改，这样就极大地提高了电子系统设计的灵活性和通用性，缩短了产品的上市时间并降低可电子系统的开发成本，且可以毫不夸张地讲，FPGA/CPLD能完成任何数字器件的功能，从简单的74电路到高性能的CPU。它的影响毫不亚于20世纪70年代单片机的发明和使用。 现在随着电子技术的发展，产品的技术含量越来越高，使得芯片的复杂程度越来越高，人们对数万门乃至数百万门设计的需求也越来越多，特别是专用集成电路（ASIC）设计技术的日趋进步和完善，推动了数字系统设计的迅速发展。仅靠原理图输入方式已不能满足要求，采用硬件描述语言VHDL的设计方式应运而生，解决了传统用电路原理图设计大系统工程时的诸多不便，成为电子电路设计人员的最得力助手。设计工作从行为、功能级开始，并向着设计的高层次发展。这样就出现了第三代EDA系统，其特点是高层次设计的自动化。 第三代EDA系统中除了引入硬件描述语言，还引入了行为综合工具和逻辑综合工具，采用较高的抽象层次进行设计，并按层次式方法进行管理，可大大提高处理复杂设计的能力，缩短设