数字钟的设计与制作.pptVIP

下载本文档

20
0
约1.4千字
约 12页
2017-09-20 发布于河北
举报
版权申诉

数字钟的设计与制作.ppt

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

数字电路课程设计 * * --数字钟的设计与制作 1.基本要求 (1)具有时、分、秒计时及显示；计时范围：00时00分00秒-23时59分59秒。 (2)具有手动校时、校分功能； (3)能整点报时。仿中央人民广播电台整点报时，从59分50秒开始，逢单响一下(持续1秒)，前四响频率为500Hz，最后一响频率为1000Hz。一、设计要求 (4)具有清零功能； (5)设计秒信号电路；为了保证计时准确、稳定，由晶体振荡器提供标准时间的基准信号； (6)定点闹时功能。使用M2114 RAM存储一组时刻表；闹时最小间隙5分钟；闹时可以输出10种不同信号，闹时持续时间均为5秒。 2.提高要求自行装配、接线和调试，并能检查和发现问题，根据原理、现象和测量的数据分析问题所在，加以解决。学生要解决的问题包括元器件和面包板故障引起的问题。二、制作要求 1.框图(原理图) 三、课题分析 2.部件设计 (2)译码显示电路设计 (3)手动校时、校分电路设计 (1)M24、M60计数器设计校分电路：分个位CP 秒十位清零端校时电路：时个位CP 分十位清零端 (4)整点报时电路设计 D0 D1 D2 D3 A1 A0 Y C1 1D 1kHz Q3 Q0 Q2 Q0 Q3 Q0 Q2 Q0 Q0 分十位分个位秒十位秒个位秒个位 74LS153 (5)手动清零电路设计(选做) (6)秒信号电路设计 ①由实验箱上的1HZ脉冲提供 ②晶振分频(选做) CD4060管脚： 1. 8Hz 2. 4Hz 3. 2Hz 4. 521Hz 5. 1024Hz 6. 256Hz 7. 2048Hz 9. 32768Hz 13. 64Hz 14. 128Hz 15. 32Hz CD4060 12 1.封面题目、姓名、学号、班级、指导教师、日期 2.设计要求 3.方案设计 (1)课题分析、方案确定； (2)总框图(要有必要说明)； (3)部件设计图(要有原理说明)； (4)总接线图(需标注芯片引脚)。四、报告要求 4.实际测试结果及说明课程设计、制作过程中遇到的问题(故障)、原因及解决办法。 5.收获、建议课程设计过程体会以及对课程设计内容、方式、要求等各方面的建议。 6.元件明细表；--- 名称、型号、数量 7.参考资料。实验室提供的器件(基本要求) 74LS00 四 2输入与非门 74LS04 六反相器 74LS20 双4输入与非门 74LS160 十进制同步计数器 74LS48 译码器 74LS74/74LS112 双上升沿DFF/双下降沿JKFF 74LS153 双4选1数据选择器 BS207 数码管