CMOS闩锁效应.docVIP

提纲 1、闩锁效应 闩锁效应是指CMOS器件所固有的寄生双极晶体管被触发导通，在电源和地之间存在一个低阻通路，大电流，导致电路无法正常工作，甚至烧毁电路 2、闩锁效应机理 2.1器件级别上 图1 CMOS结构图 如图1所示，CMOS发生闩锁效应时，其中的NMOS的有源区、P衬底、N阱、PMOS的有源区构成一个n-p-n-p的结构，即寄生晶体管，本质是寄生的两个双极晶体管的连接。P衬是NPN的基极，也是PNP的集电极，也就是NPN的基极和PNP的集电极是连着的；N阱既是PNP的基极，也是NPN的集电极。再因为P衬底和N阱带有一定的电阻，分别用R1和R2来表示。 当N阱或者衬底上的电流足够大，使得R1或R2上的压降为0.7V，就会是Q1或者Q2开启。例如Q1开启，它会提供足够大的电流给R2，使得R2上的压降也达到0.7V，这样R2也会开启，同时，又反馈电流提供给Q1，形成恶性循环，最后导致大部分的电流从VDD直接通过寄生晶体管到GND，而不是通过MOSFET的沟道，这样栅压就不能控制电流。 2.2 集总元件上 图1中的寄生晶体管连接关系可以用集总元件来表示，如图2所示，其结构实际上是一个双端PNPN结结构，如果再加上控制栅极 ，就组成门极触发的闸流管。该结构具有如图3所示的负阻特性，该现象就称为闩锁效应（闩锁本是闸流管的专有名词）。即双端PNPN结在正向偏置条件下，器件开始处于正向阻断状态，当电压达到转折电压时，器件会经过负阻区由阻断状态进入导通状态．这种状态的转换，可以由电压触发(=0)，也可以由门极电流触发(≠O)。门极触发大大降低了正向转折电压。 图2 PNPN双端器件 从上图可以推导出如下的关系 其中， 分别是PNP和NPN共基极增益，是集电极饱和电流。对上式进行调整，得到如下关系： 其中 在低阻抗时，可以忽略，另，在一般情况下，，可以发现 或者 其中 代表在阻止闩锁上起的作用，=1表示所有的发射极电流都绕过电阻，也就是没有闩锁效应发生。在有载流子产生的情况下，在（2）式右边添加上 。 两个寄生晶体管工作时，形成正反馈电路，加深可控硅导通，造成的结果在器件级的描述一样，一股大的电流将由电源流向接地端，导致一般正常电路工作中断，甚至会由于高电流散热的问题而烧毁芯片 3、闩锁效应与器件参数的关系 3.1尺寸和浓度 根据先前论文得知，器件尺寸越小，越容易发生闩锁效应，因为尺寸越小，基区宽度越小，电流放大系数越高，根据一般的闩锁效应发生的条件，越容易满足这个条件。在浓度上，由前面的论述可知，R越小，越不容易发生闩锁效应，所以重掺杂可有效的减小闩锁效应的发生。 3.3器件的结构 SOI结构有效的阻止了电子和空穴从源到地之间的通路，能从根本上消除闩锁的发生。 Retrograded Well，倒阱，用高能离子注入将杂质打入阱底部，使得阱底浓度最高，阱表面浓度最低，高浓深阱可以有效的增加复合，减少到达底部的电子浓度。 4、闩锁效应触发条件 4.1 产生条件 ①电路要能进行开关转换，其相关的PNPN结构的回路增益必须大于1。 ②必须存在一种偏置条件，使两只双极型晶体管导通的时间足够长。以使通过阻塞结的电流能达到定义的开关转换电流的水平。一般来说，双极管的导通都是由流过一个或两个发射极／基极旁路电阻的外部激发电流所引起的。 ③偏置电源和有关的电路，必须能够提供至少等于PNPN结构脱离阻塞态所需的开关转换电流和必须能提供至少等于使其达到闩锁态的保持电流。 4.2 触发方式 ① 输入或输出节点的上冲或下冲的触发，使第一个双极型晶体管导通，然后再使第二个双极型晶体管导通。当流入寄生PNPN结构的总电流达到开关转换电流时，闩锁就发生。 ② 当流过阱一衬底结的雪崩电流、光电流及位移电流，同时通过两个旁路电阻、时，旁路电阻较大的晶体管先导通。然而要使闩锁发生，第二个双极型晶体管必须导通。同时通过PNPN结构的总电流必须达到开关转换电流。 ③ 穿通、场穿通或漏结雪崩的电流，给PNPN结构的电流达到取消被激发晶体管旁路电阻形成的三极管结构计算的开关转换电流时，至少会发生瞬时闩锁，若总电流也能达到四极管结构开关转换电流，即闩锁将维持下去。 5.HPM定义 脉冲功率从100MW到10GW，或平均功率为1MW以上；频谱范围从300MHz到30GHz 典型的HPM的电磁脉冲如下图所示。包络线里面的小脉冲的持续时间小于1个纳秒，包络线的持续时间从10ns到100s之间。UWB也包含在HPM中，论文[1]中使用的EMI功率很小，只有3.55w。 6.HPM激发闩锁效应的机理 在论文[1]中，作者认为HPM使得CMOS结构中产生过剩载流子，属于4.2给出的触发条件3，即过剩载流子流入N阱或者P衬