基于AT59C52单片机的超市抽奖器设计.docVIP

《单片机应用技术》 课程设计 题 目∶ 基于AT59C52单片机设计单片机设计本次设计内容为以 单片机为核心的，它采用输入，单片机技术控制。设计内容以硬件电路设计，软件设计和 PCB 板制作三部分来设计。利用单片机的定时器/计数器定时和计数的原理，用集成电路芯片、LED 数码管以及按键来设计。将软、硬件有机地结合起来，使他拥有正确的、暂停、并同时可以用数码管显示，在现实生中应用广泛。 关键词：AT89C52 目录 第一章 设计方案....................................................................................1 第二章 硬件与软件………………………………………………..4 第三章 程序流程及效果………………………………………………………………………………………………….15 参考文献………………………………………………………………….15 第一章 设计方案 1.1硬件设计 本作品硬件设计主要分为，单片机最小系统，控制部分，显示部分。 单片机最小系统由电源，复位电路，时钟电路，电源四个部分。 控制部分由一个按键组成，按下筹建期开始滚动显示数字，再次按下即停止。 显示部分由四块八段数码管组成，每块可以单独显示数字。 单片机最小系统： 图1 P0 口 P0 口是一组8 位漏极开路型双向I/O 口， 也即地址/数据总线复用口。作为输出口用时，每位能吸收电流的 方式驱动8 个TTL逻辑门电路，对端口P0 写“1”时，可作为高阻抗输入端用。 在访问外部数据存储器或程序存储器时，这组口线分时转换地址（低8 位）和数据总线复用，在访问期间激活内部上拉电阻。 P1 口 P1 是一个带内部上拉电阻的8 位双向I/O 口， P1 的输出缓冲级可驱动（吸收或输出电流）4 个TTL 逻辑 门电路。对端口写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口。作输入口使用时，因为内部存在上拉 电阻，某个引脚被外部信号拉低时会输出一个电流(IIL)。 P2 口 P2 是一个带有内部上拉电阻的8 位双向I/O 口，P2 的输出缓冲级可驱动（吸收或输出电流）4 个TTL 逻辑 门电路。对端口P2 写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口，作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流(IIL)。 在访问外部程序存储器或16 位地址的外部数据存储器（例如执行MOVX @DPTR 指令）时，P2 口送出高8 位地址数据。在访问8 位地址的外部数据存储器（如执行MOVX @RI 指令）时，P2 口输出P2锁存器的内容。 Flash编程或校验时，P2亦接收高位地址和一些控制信号P3 口 P3 口是一组带有内部上拉电阻的8 位双向I/O 口。P3 口输出缓冲级可驱动（吸收或输出电流）4 个TTL 逻 辑门电路。对P3 口写入“1”时，它们被内部上拉电阻拉高并可作为输入端口。此时，被外部拉低的P3 口将用上拉电阻输出电流（IIL）。 P3 口除了作为一般的I/O 口线外，更重要的用途是它的第二功能 P3 口还接收一些用于Flash闪速存储器编程和程序校验的控制信号。 RST 复位输入。当振荡器工作时，RST引脚出现两个机器周期以上高电平将使单片机复位。 ALE/PROG 当访问外部程序存储器或数据存储器时，ALE（地址锁存允许）输出脉冲用于锁存地址的低8 位字 节。一般情况下，ALE 仍以时钟振荡频率的1/6 输出固定的脉冲信号，因此它可对外输出时钟或用于定时目的。要注意的是：每当访问外部数据存储器时将跳过一个ALE 脉冲。 对Flash存储器编程期间，该引脚还用于输入编程脉冲（PROG）。 如有必要，可通过对特殊功能寄存器（SFR）区中的8EH 单元的D0 位置位，可禁止ALE 操作。该位置位后，只有一条 MOVX 和MOVC指令才能将ALE 激活。此外，该引脚会被微弱拉高，单片机执行外部程序时，应设置ALE 禁止位无效。 PSEN 程序储存允许（PSEN）输出是外部程序存储器的读选通信号，当AT89C52 由外部程序存储器取指令（或数 据）时，每个机器周期两次PSEN 有效，即输出两个脉冲。在此期间，当访问外部数据存储器，将跳过两次PSEN信号。 EA/VPP 外部访问允许。欲使CPU 仅访问外部程序存储器（地址为0000H—FFFFH），EA 端必须保持低电平（接 地）。需注意的是：如果加密位LB1 被编程，复位时内部会锁存EA端状态。 如EA端为高电平（接Vcc端），CPU 则执行内部程序存储器中的指令。 Flash存储器编程时，该引脚加上+12V 的编程允许电源Vpp，当然这必须是该器件是使用12V编程