四位二进制同步加法计数器课程设计（论文）(缺0111100010101011).docVIP

成 绩 评 定 表 学生姓名 Neko 班级学号* 专 业 通信工程 课程设计题目 四位二进制加法器 评语 组长签字： 成绩 日期 20 年 月 日 课程设计任务书 学 院 信息科学与技术 专 业 通信工程 学生姓名 Neko 班级学号* 课程设计题目 四位二进制同步加法计数器（缺0111 1000 1010 1011） 实践教学要求与任务: 了解数字系统设计方法。 熟悉ISE仿真环境及VHDL下载。 熟悉Multisim仿真环境。 设计实现四位二进制同步加法计数器（缺0111 1000 1010 1011） 工作计划与进度安排: 第一周：熟悉Multisim及Xillinx及Xillinx ISE环境，练 习数字系统设计方法 第二周： 1.在ISE环境中仿真实现四位二进制同步加法计数器（缺0111 1000 1010 1011）。 2.在Multisim环境中仿真实现四位二进制同步加法计数器， 缺（0111 1000 1010 1011），并通过虚拟仪器验证其正确性。 指导教师： 201 年 月 日 专业负责人： 201 年 月 日 学院教学副院长： 201 年 月 日 一、课程设计目的 1 二、设计框图 1 三、实现过程 2 1、ISE实现过程 2 1.1建立工程 2 1.2调试程序 2 1.3波形仿真 5 1.4引脚锁定与下载..................................................................8 1.5仿真结果分析 10 2、multisim实现过程 10 2.1求驱动方程 10 2.2画逻辑电路图 14 2.3逻辑分析仪的仿真 15 2.4结果分析 15 四、总结 16 五、参考书目 17  一、课程设计目的 1了解同步减法计数器工作原理和逻辑功能。 2掌握计数器电路的分析、设计方法及应用。 3.学会正确使用JK触发器。 二、设计框图 状态转换图是描述时序电路的一种方法，具有形象直观的特点，即其把所用触发器的状态转换关系及转换条件用几何图形表示出来，十分清新，便于查看。 在本课程设计中，四位二进制同步加法计数器用四个CP下降沿触发的JK触发器实现，其中有相应的跳变，在状态转换图中可以清晰地显示出来。具体结构示意框图和状态转换图如下： 去除约束项后如下： B:状态转换图 三、实现过程 1. ISE实现过程 1.1建立工程。File——〉New Project；输入Project Name；即工程名; Project Location，即工程保存的位置；然后next——……——next直至finish。 图1.1 图1.2 1.2调试程序。右击xc95*x1-**，选New Source，再选VHDL Module后，填加文件名——〉next一直到finish。 图1.3 图1.4 写入程序，保存程序 图1.5 具体程序如下： library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity count10 is port(CP,r:in std_logic; q:out std_logic_vector(3 downto 0)); end count10; architecture behavioral of count10 is signal count:std_logic_vector(3 downto 0); begin process(cp,r) begin if r=0 then count=0000; elsif cpevent and cp=1 then if count=0110 then count=1001; else count=count+1; if count=1111 then count=0000; elsif count=1001 then count=1100; end if; end if; end if; end process; q=count; end behavioral ; 双击Implement Design（或右键Run），运行程序，调试成功显示如下：