白中英计算机组成原理第3章_内部存储器.pptVIP

第三章 内部存储器 目录 3.1 存储器概述 （理解） 3.2 SRAM存储器 （理解） 3.3 DRAM存储器 （掌握） 3.4 只读存储器和闪速存储器 （理解） 3.5 并行存储器 （理解） 3.6 CACHE存储器 （掌握） 学习要求 理解存储系统的基本概念 熟悉主存的主要技术指标 掌握主存储器与CPU的连接方法 理解Cache的基本概念及工作原理 掌握Cache-主存地址映射方法 3.1 存储器概述 3.1.1 存储器分类 3.1.2 存储器的分级结构 3.1.3 存储器的技术指标 3.1.1 存储器分类（1/3） 按存储介质分 半导体存储器：用半导体器件(MOS管)组成的存储器； 磁表面存储器：用磁性材料(磁化作用)做成的存储器； 光盘存储器：用光介质(光学性质)构成的存储器； 按存取方式分 随机存储器：存取时间和存储单元的物理位置无关； 顺序存储器：存取时间和存储单元的物理位置有关； 半顺序存储器：存取时间部分地依赖于存储单元的物理位置； 3.1.1 存储器分类（2/3） 按存储内容可变性分 只读存储器(ROM) 只能读出而不能写入的半导体存储器； 随机读写存储器(RAM)： 既能读出又能写入的半导体存储器； 按信息易失性分 易失性存储器：断电后信息即消失的存储器； 非易失性存储器：断电后仍能保存信息的存储器； 3.1.1 存储器分类（3/3） 按在计算机系统中的作用分 主存储器 能够被CPU直接访问，速度较快，用于保存系统当前运行所需的所有程序和数据； 辅助存储器 不能被CPU直接访问，速度较慢，用于保存系统中的所有的程序和数据； 高速缓冲存储器（Cache） 能够被CPU直接访问，速度快，用于保存系统当前运行中频繁使用的程序和数据； 控制存储器 CPU内部的存储单元。 3.1.2 存储器的分级结构（1/2） 系统对存储器的要求：大容量、高速度、低成本 三级存储系统结构 3.1.2 存储器的分级结构（2/2） 存储器分级结构中应解决的问题： 当需从辅存中寻找指定内容调入主存时，如何准确定位？ 依靠相应的辅助软硬件。 当CPU访问cache，而待访问内容不在cache中时，应如何处理？ 从主存向cache中调入相应内容。 以上过程均由操作系统管理。 3.1.3 主存储器的技术指标——存储容量 存储容量：指存储器能存放二进制代码的总数。 存储容量=存储单元个数×存储字长 用a×b表示 存储容量=存储单元个数×存储字长/8 单位为B（字节） 要求：已知存储容量，能计算出该存储器的地址线和数据线的根数。 例如 某机存储容量为 2K×16，则该系统所需的地址线为 根，数据线位数为 根。 3.1.3 主存储器的技术指标——存储速度 存取时间(访问时间) 从启动一次访问操作到完成该操作为止所经历的时间； 以ns为单位，存取时间又分读出时间、写入时间两种。 存取周期 存储器连续启动两次独立的访问操作所需的最小间隔时间。 以ns为单位，存取周期=存取时间+复原时间。 存储器带宽 每秒从存储器进出信息的最大数量； 单位为位/秒或者字节/秒。 求存储器带宽的例子 设某存储系统的存取周期为500ns，每个存取周期可访问16位，则该存储器的带宽是多少？ 存储带宽= 每周期的信息量 / 周期时长 = 16位/(500 ╳10-9)秒 = 3.2 ╳ 107 位/秒 = 32 ╳ 106 位/秒 = 32M位/秒 3.2 SRAM存储器 3.2.0 主存储器的构成 3.2.1 基本的静态存储元阵列 3.2.2 基本的SRAM逻辑结构 3.2.3 读/写周期波形图 3.2.0 主存储器的构成 静态RAM（SRAM） 由MOS电路构成的双稳触发器保存二进制信息； 优点：访问速度快，只要不掉电可以永久保存信息； 缺点：集成度低，功耗大，价格高； 动态RAM（DRAM） 由MOS电路中的栅极电容保存二进制信息； 优点：集成度高，功耗约为SRAM的1/6，价格低； 缺点：访问速度慢，电容的放电作用会使信息丢失，要长期保存数据必须定期刷新存储单元； 主要种类有：SDRAM、DDR SDRAM 主存和CPU的联系 3.2.1 基本的静态存储元阵列 基本存储元 6个MOS管形成一位存储元； 非易失性的存储元 64×4位的SRAM结构图 存储体排列成存储元阵列，不一定以存储单元形式组织； 芯片封装后，3种外部信号线 地址线：2n个单元，对应有n根地址线； 地址信号经过译码电路，产生每个单元的字线选通信号； 数据线：每个单元m位，对应有m根数据线；