数字电子钟电路设计.doc

数字钟电路设计 学院： 班级: 姓名： 学号： 目录 设计目的……………………………………………… 设计方案……………………………………………… 设计原理及其方框图………………………………… 3.1数字钟的构成………………………………………… 3.2数字钟的工作原理…………………………………… 3.3 555振荡电路………………………………………… 3.4译码驱动及显示单元………………………………… 3.5校时电路……………………………………………… 3.6整点报时电路………………………………………… 4、元器件………………………………………………… 4.1实验中所需的器件…………………………………… 4.2芯片内部结构图及引脚图…………………………… 4.2.1振荡器…… ……………………………………… 4.2.2 计数器74LS160…………………………………… 4.2.3 四组 2 输入端与非门74LS00…………………… 4.2.4计数器74ls90……………………………………… 4.2.5 译码器74ls48……………………………………… 4.2.6八输入与非门74LS30……………………………… 4.2.7六非门74ls04……………………………………… 5、设计整体图 设计目的 通过查阅资料并运用自己所学的知识设计、组装、调试一个数字电子钟，使数字电子钟能运行，还要具有整点报时功能。培养一定的独立分析问题、解决问题的能力 设计方案 设计的数字电子钟主要分为555集成芯片构成的振荡电路、分频器、计数器、显示器和校时电路几部分。 555集成芯片构成的振荡电路产生的信号经过分频器作为秒脉冲，秒脉冲送入计数器，计数结果通过“时”、“分”、“秒”译码器显示时间。 计数器又分为秒、分、时三个部分的计数，其中，秒和分为六十进制计数，时为二十四进制计数。 由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，校时模块电路主要是在数字钟走时出现误差时，对其进行校正。校时电路是由与非门构成的组合逻辑电路，其实现对“时”“分”“秒”的校准，在电路中设有正常计时和校对位置，本实验实现“时”“分”的校对。 整点报时模块电路用的是通过将59分59秒接出，用与非门为蜂鸣器提供低电平使其发出声音。 设计原理及其框图 3.1数字钟的构成 数字电子钟基本组成如图所示 3.2数字钟的工作原理 数字电子钟主要由555集成芯片构成的振荡电路、分频电路、计数器、显示器和校时电路组成。555集成芯片构成的振荡电路产生的信号经过分频器作为秒脉冲，秒脉冲送入计数器，计数结果通过“时”、“分”、“秒”译码器显示时间。校时电路在数字钟走时出现误差时，对其进行校正。除此还有整点报时电路在整点时通过蜂鸣器报时。 3.3 555振荡电路 一般说来，振荡器的频率越高，计时精度越高。本设计中采用由集成由 555振荡器、电阻和电容组成。由555的3脚输出的频率为1KHZ的方波如图所示： 3.4分频电路 由于振荡器产生的频率很高，要得到秒脉冲，需要分频电路。本实验由集成电路定时器555与RC组成的多谐振荡器，产生1KHz的脉冲信号。故采用3片中规模集成电路计数器74LS90来实现，得到需要的秒脉冲信号。如图所示。 3.5时间计数单元 秒脉冲信号经过6级计数器，分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时。“秒”“分”计数器为六十进制，小时为二十四进制。 （1）六十进制计数 由分频器来的秒脉冲信号，首先送到“秒”计数器进行累加计数，达到60秒时产生一个进位信号，选用两片74LS160组成六十进制计数器，采用反馈清零的方法。其中，“秒”十位是六进制，“秒”个位是十进制。如图所示。 （2）二十四进制计数 当分部分记录满60的时候，时自动计入一。当到23再次计入一后自动清零。如图所示 3.6译码驱动及显示单元 显示电路有译码器74LS48和数码管构成，计数器所记的数字经译码器译码，而后又有数码管显示。共由6个74LS48和6个数码管组成，能够显示时分秒，74LS48译码器对应的显示器是共阴极数码管，如图所示。 3.7校时电路 当数字钟走时出现误差时，需要校正时间。本实验实现“时”“分”的校对。校时电路是由与非门构