中国石油大学数字电子技术课程设计交通灯控制电路设计报告.docVIP

中国石油大学数字电子技术课程设计交通灯控制电路设计报告.doc

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
2011—2012学年第二学期 《数字电子技术课程设计》任务书 (适用专业:电气10级) 题 目 交通灯控制电路设计 姓 名 郑长明 学 号 专业班级 电气10-2班 开课系室 电工电子学教学中心 设计日期 2012年7月5 日~9日 目 录 1、设计任务与要求 2 2、系统设计总体方案 3、各子模块 3.3七段数码管显示译码器模块 3.4交通灯控制模块 3.5点阵显示模块 4、仿真测试结果 5、实习总结与讨论 一、设计任务具体要求:1、输入信号:(按下时=0,松开时=1)2、外部输入脉冲,使用。 3、输出组信号(每组个),接到外部的数码管上输出组信号(每组个),分别接到外部的数码管上。分别接到外部的 图1 交通灯控制电路结构框图 根据如上说明,本设计的主要任务和设计要求是: 按照现代数字系统的Top-Down模块化设计方法,提出系统的整体设计方案,并进行正确的功能划分,分别提出并实现控制、等模块化子系统的设计方案。 在的EDA设计环境中,完成系统的顶层设计、各子系统的模块化设计。分别完成各个基于语言实现的子模块(包括控制、)的逻辑功能仿真。对顶层设计进行功能仿真。 在2步的基础上,、外部输入脉冲,使用。 、输出信号(个),。分别接到外部的总体设计图: 三、各子模块module fp(clk,cp1,cp2,cp3); input clk; output cp1,cp2,cp3; reg [31:0]cout1; reg [31:0]cout2; reg [31:0]cout3; reg cp1,cp2,cp3; always @(posedge clk) begin cout1=(cout1==32d49999)?1d0:(cout1+1d1); cp1=(cout1=32d25000)?1d1:1d0; cout2=(cout2==32?1d0:(cout2+1d1); cp2=(cout2=32?1d1:1d0; cout3=(cout3==32?1d0:(cout3+1d1); cp3=(cout3=32?1d1:1d0; end endmodule 生成模块: 3.2十进制减法计数器模块 为了实现红绿灯时倒计时显示时间: 源程序 module cn10(clk,q); input clk; output [3:0]q; reg [3:0]q; initial begin q=4b1001; end always@(posedge clk) begin if(q==4b0000)q=4b1001; else q=q-4b0001; end endmodule 生成模块: 3.3七段数码管显示译码器模块 为了用数码管显示倒计时9-0,程序: module yimaqi(a,q); input [3:0]a; output [6:0]q; reg [6:0]q; always @(a) begin case(a) 4h0:q=b0000001; 4h1:q=b1001111; 4h2:q=b0010010; 4h3:q=b0000110; 4h4:q=b1001100; 4h5:q=b0100100; 4h6:q=b1100000; 4h7:q=b0001111; 4h8:q=b0000000; 4h9:q=b0000100; endcase end endmodule 生成模块: 3.4交通灯控制模块 module control(clk,r1,y1,g1,r2,y2,g2); input clk; output r1,y1,g1,r2,y2,g2; reg r1,y1,g1,r2,y2,g2; reg [5:0]cout; always @(posedge clk) begin cout=(cout==6d39)?1d0:(cout+1d1); if(cout=0cout12) begin g1=1;g2=0;r1=0;r2=1;y1=0;y2=0; end else if(cout19cout32) begin g1=0;g2=1;r1=1;r2=0;y1=0;y2=0; end else if(cout31cout=39)

文档评论(0)

2749166188 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档