基于FPGA技术波形发生器_毕业设计论文.docVIP

北京联合大学 信息学院 《电子系统设计》 ——FPGA波形发生器 2013 年 6 月 25 日 目录 1 可编程逻辑器件与开发系统概述 2 1.1 PLD的基本结构及其分类 2 1.2 PLD的工作原理 3 1.2.1 简单PLD 3 1.3 PLD的开发软件 6 1.3.1 主要厂商及开发软件 6 1.3.2 QuartusⅡ开发系统的特点 7 2 可编程逻辑器件在电子系统设计中应用 8 2.1 设计任务 8 2.2 总体设计方案 8 2.2.1 总体设计框图 8 2.2.2 设计说明 9 2.3 硬件电路设计 9 2.3.1 硬件设计电路 9 2.3.2 设计说明 9 2.4 软件设计 11 2.4.1 方案总体设计思路 11 2.4.2 总体设计框图 12 2.4.3 系统组成及工作原理 12 2.4.4 软件部分系统组成原理图 13 2.4.5 各底层模块设计（软件部分） 13 2.5 设计功能验证 22 2.5.1 波形功能仿真验证 22 2.5.2 引脚配置说明 26 2.5.3 硬件实物功能验证 27 2.5.4 实现指标说明 31 3 设计总结 32 可编程逻辑器件与开发系统概述 PLD（Programmable Logic Device）是可编程逻辑器件的总称，PLD基本上可完成任何数字器件的功能，从高性能CPU，到简单集成电路，均可以用PLD实现。通过传统的原理图输入，或时硬件语言的描述可以自由地设计具备某种功能的数字系统。利用软件仿真功能，可以检验设计的正确性；利用PLD的在线修改能力，可以在在不必改动硬件电路的基础上进行修改设计。具备设计时间短，PCB面积小，系统的可靠性强等优点。 PLD的基本结构及其分类 基本结构 图 11基本PLD器件的原理结构图 分类 图 12 可编程逻辑器件的分类（按集成度） PROM（Programmable ROM）可编程只读存储器，不可编程的“与”阵列和可编程的“或”阵列。熔丝编程。 PLA（Field Programmable Logic Array) 现场可编程逻辑阵列?“与”阵列、“或”阵列都可编程。 PAL （Programmable Array Logic) 可编程阵列逻辑，可编程的“与”阵列和不可编程的“或”阵列。 GAL(Generic Array Logic) 通用阵列逻辑，可编程的“与”阵列和固定的“或”阵列。输出有输出宏逻辑单元。熔丝采用先进的浮栅技术-E2CMOS技术。 CPLD(Complex Programmable Logic Devices)复杂可编程逻辑器件，结构以逻辑宏单元为基础，宏单元内部有AND—OR积项阵列 FPGA （Field Programmable Gate Array）现场可编程门阵列，掩膜编程门阵列通用结构：由逻辑功能块排成阵列组成，并由可编程的互连资源连接这些逻辑功能来实现不同设计。 PLD的工作原理 简单PLD 电路符号表示 图 13常用逻辑门符号与现有国标符号的对照 可编程只读存储器PROM PROM中的地址译码器是完成PROM存储阵列的行的选择，其逻辑函数是： 图 14 PROM逻辑函数1 图 15 PROM逻辑函数2 可编程只读存储器PROM由不可编程的与阵和可编程的或阵列构成，如图 17所示。 图 16 PROM的逻辑阵列 用PROM实现的1位半加器如图 18所示，显然，用PROM可实现任何扩展为最小项之和表达式的组合逻辑函数。 图 17用PROM完成半加器逻辑阵列 可编程逻辑阵列PLA PROM的与阵列实质上是全译码器，可产生输入变量的全部最小项，然而在实际应用中，绝大多数的逻辑函数并不需要所有的最小项。于是诞生了与阵列和或阵列均可编程的可编程逻辑阵列PLA。PLA的逻辑阵列如图 19所示。 图 18 PLA的逻辑阵列 可编程阵列逻辑PAL 对于多个乘积项，PAL允许输出信号再亏送给另一个与阵列。为了适应不同的需要，生产者在PAL的输出电路中还加入各种触发器、异或逻辑、三态逻辑，使得人们能够用PAL实现对时序电路的可编程。 图 19 PAL的常用结构 通用阵列逻辑GAL 不同型号的PAL有着不同的I/O结构，给生产者、使用者都带来一些不便。但GAL是一个突破，通过对结构控制字编程可将OLMC设置成不同的工作模式。由于OLMC单元具有结构重构的功能，在一定程度上简化了电路板的布局布线，因而使系统的可靠性进一步提高。 复杂可编程逻辑器件CPLD CPLD基于EPROM或者Flash工艺，基于乘积项（Product Term）结构。由可编程逻辑单元（LMC）围绕中心的可编程互连矩阵单元组成，具有复杂的I/O单元互连结构，用户课根据需要完成特定的电路设计，使其具有某种特