网站大量收购闲置独家精品文档,联系QQ:2885784924

交通灯控制电路数电课程设计.doc

  1. 1、本文档共17页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
数电课程设计报告 - -------交通灯控制电路 班级: 电气1002 姓名: 任洁颖 学号: 100900202 指导老师: 刘玉英 第一章设计指标…………………………………….... 设计指标…………………………………………………………… 第二章 系统概述…………………………………… .. 2.1设计思想………………………………………………………….. 2.2可行性论证……………………………………………. 2.3各功能的组成……………………………………………………… 2.4总体工作过程……………………………………………………… 第三章 单元电路设计与分析…………………………… 3.1各单元电路的选择……………………………………………… 3.2设计及工作原理分析……………………………………………… 第四章 电路的与调试…………………………………... 4.1 遇到的主要问题………………………………………………….. 4.2 现象记录及原因分析……………………………………………. 4.3 解决措施及效果 ………………………………………………… 4.4 功能的测试方法、步骤、设备、记录的数据…………………… 第五章 结束语…………………………………………………… 5.1对设计题目的结论性意见及进一步改进的意向说明………….. 5.2 总结设计的收获与体会…………………………………………. 附图……………………………………………………… 参考文献…………………………………………………………… 第一章设计指标: 时序逻辑电路具有记忆功能,含有有限状态的时序电路被称为“状态机”,其特点是电路状态按一定的规律周期性循环变化。交通灯控制电路是一个典型的有限状态机控制电路,交通干路道口的红、绿、黄三色灯根据不同的控制要求有规律周期性亮灭变化,各灯的亮灭持续时间也因干道的繁忙程度有所不相同。所以交通灯控制电路必须对状态变化规律和状态持续。 设计一个十字路口交通灯控制电路,要求东西、南北两条干道的红、绿、黄三色的交通灯按如下表的要求循环变化,并以倒计时的方式指示干道通行(或禁行)的维持时间。设计的控制部分以FPGA实现,用6个发光二极管模拟东西、南北两个方向的红、绿、黄交通灯。用2个七段数码显示器显示干道的通行(禁行)时间。 表一 交通灯控制要求 东西(I) 绿灯亮 绿灯闪 黄灯亮 红灯亮 红、黄灯亮 南北(J) 红灯亮 红、黄灯亮 绿灯亮 绿灯闪 黄灯亮 时间/s 16 3 3 10 3 3 附加实验: 在原有基本实验的基础上,增加东西转弯、南北转弯的红、绿、黄三色的交通灯,其逻辑如下表所示,按照下表的要求循环变化。设计的控制部分以FPGA实现,用12个发光二极管模拟东西、南北、东西转弯、南北转弯的红、绿、黄交通灯。用2个七段数码显示器显示干道的通行(禁行)时间。 表二 转弯灯控制要求 东西(I) 绿灯亮 绿灯闪 黄灯亮 绿转弯灯亮 黄转弯灯亮 红灯亮 红黄灯亮 红灯亮 红灯亮 南北(J) 红灯亮 红黄灯亮 红灯亮 红灯亮 绿灯亮 绿灯闪 黄灯亮 绿转弯灯亮 黄转弯灯亮 时间/s 16 3 3 7 3 10 3 3 7 3 第二章 系统概述 2.1 设计思想 基于FPGA的交通灯系统控制设计包括大模块,分别为脉冲发生、状态定时、交通灯闪烁的控制、闪烁时间的控制,基本原理如图1所示。 2.2 可行性论证 该设计的交通灯控制分为6个状态。由于各状态持续时间不同,所以电路的核心控制部分是状态机和定时器,状态机在定时器触发下周期性循环,状态码控制6个灯以一定的规律变化。变化情况如图2所示。 ??? 系统脉冲由FPGA开发板晶振经过分频电路实现。状态定时由74190可逆十进制计数器和T’触发器实现,只要置数合理,翻转信号到位,就可以使电路在东西(I)、南北(J)两个控制状态间翻转。红、黄、绿灯的闪烁由7485数字比较器和组合逻辑控制,其中7485数字比较器用于比较计数器当前持续状态和所需要的状态全部时间,并做出相应的变化。组合逻辑控制由AHDL文件编写真值表实现。时间显示由AHDL文件编写真值表实现,输入正确的逻辑,七段译码电路即能得到正确的时间显示。 整个电路可以分为4大部分,包括脉冲发生、状态定时、时间显示和数字比较一组合逻辑控制。脉冲发生器为整个系统提供驱动,将输入端分配给FPGA实验板的引脚,则

文档评论(0)

2749166188 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档