dsp可测性设计及测试方法研究（可复制）.pdfVIP

摘要 摘要 早期的集成电路测试主要通过功能测试向量来完成，但随着系统复杂度的不断提高 和工艺技术的日益发展，芯片测试的复杂度远远超出了人们的想象。芯片的测试问题成 为制约整个行业发展的瓶颈。如何在设计初期就开始考虑并解决设计完成后的测试问 题，己经是芯片设计领域的重要课题。本文在对系统芯片可测试性设计的理论作较为深 入的研究基础上，对一款DSP芯片的测试控制体系和SRAM的测试进行了研究和设计。 主要以IEEE 1149．1边界扫描协议规定的测试传输状态机为核心逻辑，同时，参考用于 SOC测试的IEEEP1500理论，实现测试控制操作 边界扫描测试是针对芯片的应用系统进行测试的；本文按照IEEEll49．1标准详细设 计了边界扫描测试系统，应用到芯片内部测试，节约了测试I／OEI消耗，简化了测试过 程。为了克服时序电路由于状态很难确定所导致的测试复杂度，采用了扫描技术；根据 芯片的实际情况，设计了基于mux的全扫描结构，既得到了较高的故障覆盖率，又对芯 片面积影响较小，达到了较好的效果。 由于浮点DSP片上SRAM的片外测试比较困难且速度较慢，所以文中第5章采用内建 速度实现对存储器的测试。 本论文研经过计算机模拟可以满足整个DSP测试要求，保证其能正常工作，同时也 为嵌入式芯片的可测试设计积累了经验 关键词：可测性设计，IEEE1149．1，边界扫描，内建自测试。 Abstract Abstract The ofthisdissertationistheresearchon for inthe the subject designtestabilitydesign environmentof the ona testmethodsusedfunctionaltest SystemChip．111eoriginal mostly vectorstotestthe circuits．neof the integrated difficultytestingsystemchipgoesbeyond issueofthe turnsinto neckofthe of people’simagination．Test thebottle chip development The above authorconsultsawide ofdocumentsaboutDFT IC．Consideringreasons，the range a research and test ofaDSP has design，does900d theoreticallypractically．Thesystem chip beenstudiedand design Aimedatthe machinewhich control testaccessstate isdefined systemtesting model，the IEEE1149．1standar