“银河飞腾”dsp片内存储系统的优化设计研究（可复制）.pdfVIP

。 =：：=：。 熏篁鍪耋篷变奎茎型羹釜堡茎堡釜囊；：；： ： 。==：=：：。 摘娶 数字信号怒褒器(DSP)盘蠲髓以来褥到了捷逮的发袋鞠广泛的应用，片内存赭予系 统静安择，对DSP的性能影响甚大。Cache盈有着走效延避难姐预测、不能很好满足实 辩经瑟求等缺点，餐嚣与DSP算法投好涎葵含性雨依然燕商性靛DSP芯片设诗不可缺少 豹霪簧技术之一。因戴，研究合遗的藻于Cache的DSP的存储系统其膏霎嚣豹意义。 魏存熊结构，融合了RAM霸Cache熬优点，兵肖蹇好豹珂扩麓蠖，健存在翡片海外阉数 攘蒋输效率鞍僬、Cache失散延迟稼丈等不罡。 本文鑫广泛辑究当霸囊瀛高缝熊DSP苍片韵存储结构之嚣，深入分轿了YHFT-Dx 片凌露馕系缝驰特点，提如了增大枣谍嚣容量、饯化韶{牛阗接疆捺议等足种撬离存储蕊统 髓髓嬲改避方法，并完成了糖纯设诗浆RTL缓编弱赦摸搭验涯，最鑫逐避抒了性能谱测。 据，从嚣减小三级存秸嚣的失效率。译测发现，改进蘑存镳系统鹣{生辘挺麓了约15％。 戡接通路基础上谶一步优化了接口协议，并通过在EMIl=姆L2之间、一级数搌Cache岛 L2之阏设置霹回缓冲朝傀先供给请求字，大大提麓了Cache系统的矬裁。这些改滋傻褥 读取方法不仅减小了Cache的失效延迟，而且使褥延迟变得拔为确定。 遮一缺点，优化了1．2、EDMA和EMIF之间静接褥协议。避道增热使用缓冲器窝现了 EDMA读／写操作的流水化，提高了并彳予处理熊力，隐藏丁襻储器的访问延迟。这一改进 使得EDMA数据搬移静效率提高了60％雾。 为了德迁设计豹正确健为所继优仡设计开发了较为完备的禊4试码，辨究成了功能骏 证和时序验证。这些优化设计在已投片的YHFr-D4B中得到了实际应用。 【关键词】：数掌信号簸缨貉Cache存储器慌化 ：：== 。：：：： 翼望坠冀篓耋娄茎垄篓釜璧i鎏鎏耋：；：：=：：：。=：。：；： ABSTRACT Processorshavebeen fastand after widely DigitalSignal developmentedapplicated being invented．The of affectsDSP’s alot． organizationon-chipmemorysystern performance theuseofCachehas cachemiss isdifficdt Althoc[gh manydmwbaclcs，forexample,thedelay be the to therealqimedemandcannot well isstilloneof predict,and satisfied，it key DSP duetoits harmonizationwithDSP for terrific hij巍perfomtancedesign techniques are researchesoncache-based forDSP algorithms．So memorysystem ofgreatsignificance。 series thearc撼tecture