(毕业论文)四位加法器电路设计任务书.docVIP

电子设计自动化（EDA）技术 引导文（项目任务书） （应用电子技术专业） 四位加法器电路设计任务书 引导文1 四位加法器电路的设计 任务书 姓 名 页　数：　 一、项目描述 1、项目工作要求（任务书） 请根据要求设计四位加法器电路，要求如下： 1）全加器是由两个加数Xi和Yi以及低位来的进位C i-1生本位和Si以及向高位的进位C i的逻辑电路。它不但要完成本位二进制码X i和Y i相加，而且还要考虑到低一位进位C i-1的逻辑。对于输入为Xi、Y i 和C i-1，输出为S i 和Ci的情况，要完成一个四位的二进制全加器，只需要把四个级联起来即可。 2）要求在Quartus II 5.1软件平台上用原理图方式和层次化方法设计出一个四位二进制加法器，并通过编译及仿真检查设计结果，并下载到实验箱验证。 图１四位加法器电路顶层设计 2、已具备资料 （1）四位加法器原理图 （2）Quartus II 5.1 软件的使用教程 （3）Quartus II 5.1 软件操作PPT （4）SOPC-IIIEDA实验指导书 二、项目资讯 1）EDA技术基本概念 2）PLD/FPGA的内部结构， 3）Quartus II软件原理图输入法 4）讲解实验箱 5）四位加法器原理 三、项目计划 1、根据设计要求，选择确定设计方案，设计四位加法器原理图。 2、确定本工作任务需要使用的工具和辅