interleaver译码器的设计与实现.docVIP

《IC课程设计》报告 ——数字部分 interleaver译码器的设计与实现 姓名： XXX 学号：200200011 班级：2002级3班 院系：电子系 专业：微电子与固体电子学 同组人姓名：李四 王二 目 录 1 原理与系统设计 １ 2 模块设计 ３ 2．1 时序控制模块 ３ 3．综合后的整体电路图 ５ 4 源码与注释 ５ 5 结论 ５ 6 心得体会与建议 ５ 参考文献 ６ 1 原理与系统设计 由于符号交织为块交织，所以必须需要大量的存储单元。在设计中我们采用两个长度为2048、数据宽度为1 位的单口RAM 进行读写，以保证解交织输出数据能连续不断的进行。当左RAM 区进行写操作时，右RAM区正进行读操作；反之也是如此。这样就保证了能连续不断地处理数据。图5 中的地址发生模块主要功能是产生读地址和写地址，读写地址分别送入到地址切换模块，在读写控制线的控制下，使得左RAM 区和右RAM区一个处于读数据状态时，另一个处于写数据状态。 在符号交织过程中，根据q 产生相应的排列函数H(q),输出就由H(q)顺序读出位置上的输入数据。解符号交织时，把读写对换过来即可。构造一个模1512的计数器，在每一个1512循环过程中，地址产生器顺序生成11位的地址H（q）。符号解交织时，以H