10-实验报告.docVIP

计算机组成原理 实验报告 实验10：VGA显示控制器的设计 实验十 VGA显示控制器的设计 一、实验目的 理解VGA显示器的工作原理。 理解分辨率的含义以及分辨率的表示方法。 理解VGA相关的概念：像素、行同步和场同步、消隐。 掌握VGA控制器的设计方法和设计要点。 通过修改代码改变行同步、场同步时序参数，了解VGA能正确显示的参数范围。 二、实验内容 1、阅读“VGA显示控制器设计”PPT； 2、完成VGA控制器的设计，在屏幕上显示出。 3、掌握PLL的定制方法。 4、在2的基础上，调整屏幕分辨率，将原来640*480的分辨率，通过修改代码改变行同步、场同步时序参数，变成1280*1024的分辨率，帧频不变，均为60HZ。为了满足显示的需要，需要用PLL将50MHz的频率倍频到108MHz。 5、利用VGA+ROM的结构显示给定图片。 6、利用VGA+ROM的结构显示字符，要求通过修改代码可以实现各种显示效果：改变字符颜色和大小；改变字符位置；其它显示效果。 7、在屏幕上显示一个4*4的红色小球，控制小球从左上至右下移动小球，也可以选择其它的运动轨迹。 三、实验仪器及设备： 一、PC机 二、 QuartusⅡ 9.0 三、 DE2-70 四、显示器 四、实验步骤 1、阅读“VGA显示控制器设计”PPT，理解VGA显示器的工作原理、分辨率的含义以及分辨率的表示方法和VGA相关的概念：像素、行同步和场同步、消隐。 2、认真阅读显示出640*480的分辨率），掌握编写类似代码的思路。 3、修改给定的分辨率为1280*1024的代码，显示出实验要求的黑白格团。 主要修改三点：a、x和y的位数，由于分辨率要达到1280，所以x和y的位数至少要有 11位。 b、修改输入频率，把25MHZ改为108MHZ（通过宏模块）。 c、always显示输出模块内有一些问题，需要作相应修改。 代码如下： module lab10_VGA_Controller_640480_v ( //--VGA Side output BLANK,// : out std_logic; --像素空白控制，0不输出像素点， 1输出像素点 output SYNC,// : out std_logic; --同步信号 output VGA_CLK,// : out std_logic; --像素时钟 output reg hs,// output reg vs,// : out std_logic; --行同步、场同步信号 output reg [9:0] oRed,// : out std_logic_vector (9 downto 0); -- 10位红色 output reg [9:0] oGreen,// : out std_logic_vector (9 downto 0); --- output reg [9:0] oBlue,// : out std_logic_vector (9 downto 0); --- input reset,// : in std_logic; --SW[0] input CLK_0 // : in std_logic); --50M时钟输入 ); //--VGA reg CLK;// : std_logic; reg [9:0] rt; reg [9:0] gt; reg [9:0] bt;// : std_logic_vector (9 downto 0); reg hst; reg vst;// : std_logic; reg [11:0] x;// --X坐标 reg [11:0] y;// --Y坐标 assign BLANK=1b1; assign SYNC=1b1; assign VGA_CLK = CLK; altpll3 altpll2_inst ( .inclk0 ( CLK_0 ), .c0 ( CLK) ); /*always @(posedge CLK_0)// --二分频电路 begin CLK = ~CLK; end*/ always @(posedge CLK or negedge reset)// --行区间像素数（含消隐区） begin if (!reset) x =0; else begin if (x==1687)