- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
信息技术学院
《可编程逻辑器件原理及应用》课程
综合设计报告书
姓 名: 王云鹏
班 级: B1106
学 号: 0915110601
时 间: 2013.12.3
指导教师: 李海成
设计
题目 出租车计价器系统设计 设
计
要
求
和
任
务 1. 能实现计费功能,计费标准为:按行驶里程收费,起步为5.00元,并在车行5公里后再按1.2元/公里。
2. 传感器输出脉冲为0.5m/个。每0.5km改变一次显示,且 提前显示。
3.实现预置功能:能预置起步费、每公里收费、车行加费里 程。
4. 实现模拟功能:能模拟汽车启动、停止等状态。
5. 设计动态扫描电路:将车费显示出来,有两位小数。
6. 用VHDL语言设计符合上述功能要求的出租车计费器,并用层次化设计方法设计该电路。
7.各计数器的计数状态用功能仿真的方法验证,并通过有关波形确认电路设计是否正确。
8.完成电路全部设计后,通过系统实验箱下载验证设计的正确性。 设
计
过
程
设
计
过
程
设
计
过
程
设
计
过
程
设
计
过
程
设
计
过
程
设
计
过
程
设
计
过
程
一、实验平台
硬件:计算机、EDA实验箱;
软件:MAX+plus II 10.0 ;
(3)编写程序后,并在MAX+plus II 10.0 工具平台中进行编译、 综合、适配、仿真下载到EDA实验箱进行验证,通过LED显示 来观察结果。
二、实验原理
(1)控制模块
(2)分频模块
(3)计费动态显示模块
其初值为5元,当里程超过5公里后才接受计数控制模块 发出的脉冲的驱动,并且计数显示动态显示出来。
三、出租车计费系统的实现
3.1系统的总体模块图:
四、实验步骤
1、建立工作库文件夹和编辑设计文件
2、程序清单和波形图:
library ieee;
use ieee.std_logic_1164.all;
entity bcd_decoder is
port ( bcd: in std_logic_vector (4 downto 0);
ledseg : out std_logic_vector (7 downto 0));
end bcd_decoder ;
architecture behavior of bcd_decoder is
begin
process(bcd)
begin
case bcd is
when 00000=ledseg
when 00001=ledseg
when 00010=ledseg
when 00011=ledseg
when 00100=ledseg
when 00101=ledseg
when 00110=ledseg
when 00111=ledseg
when 01000=ledseg
when 01001=ledseg
when 10000=ledseg
when 10001=ledseg
when 10010=ledseg
when 10011=ledseg
when 10100=ledseg
when 10101=ledseg
when 10110=ledseg
when 10111=ledseg
when 11000=ledseg
when 11001=ledseg
when others =ledseg
end case;
end process;
end behavior;
library ieee;
use ieee.std_logic_1164.all;
entity mux41 is
port (a,b,c,d:in std_logic_vector(4 downto 0);
sel:in std_logic_vector(1 downto 0);
y:out std_logic_vector(4 downto 0));
end mux41;
architecture one
您可能关注的文档
最近下载
- 四级检验工理论1.docx VIP
- 附件:江苏省建设工程监理现场用(第七版).docx VIP
- 钳工中级班练习(2021-10-27).docx VIP
- DB13_T1418-2011_高温闷棚土壤消毒技术规程_河北省.docx VIP
- 《牛的解剖》课件.ppt VIP
- 新收入准则下建筑业的全流程账务处理.pdf VIP
- DB11 971-2013 重点建设工程施工现场治安防范系统规范.pdf VIP
- 钳工中级班练习(2021-11-1).docx VIP
- 《医疗器械经营质量管理基本要求》DB14T 3291-2025.pdf VIP
- 2024年中考第三次模拟考试题:道德与法治(陕西卷)(解析版).docx VIP
原创力文档


文档评论(0)