基于CPLD的等精度数字频率计设计论文正文.docVIP

1 引言 随着科学技术与计算机应用的不断发展, 以单片机作为核心的测量控制系统层出不穷。在被测信号中, 较多的是模拟和数字开关信号, 此外还经常遇到以频率为参数的测量信号, 例如流量、转速、晶体压力传感器以及经过参变量—频率转换后的信号等等。对于这些以频率为参数的被测信号, 通常多采用的是测频法或测周法。即当被测信号频率较高时采用测频法, 当被测信号频率较低时则采用测周法。对于频率变化较小的被测信号, 采用测频或测周法的效果很满意, 但被测信号频率变化范围较大时, 比如100Hz-100kHz, 采用上述方法就很难满足在整个频率变化范围内都达到所要求的测量精度。由此可见, 测频法或测周法只能对频率范围的两头频率实现较高精度的测量, 而对于中间频率或变化范围较大的频率, 不能同时都达到较高的测量精度。如果要求只使用一种测量方法而对频率变化范围较大的信号都能达到同样的精度, 就只能采用等精度频率测量技术[15]。 有别于直接测频和测周法，采用等精度测频方法，使整个测试频段内能够保持精度不变。等精度频率测量的最大特点是：在整个被测频率范围内都能达到相同的测量精度，而与被测信号频率无关。虽然它的测量控制相对比较复杂，但如果在单片机控制测量系统中合理使用中断、定时计数器，以及正确准时读出计数器的值，那么就可以在不增加控制器件的情况下实现较高精度的等精度频率测量。 CPLD是一种新兴的高密度大规模可编程逻辑器件，它具有门陈列的高密度和PLD器件的灵活性和易用性，目前已成为一类主要的可编程器件。可编程器件的最大特点是可通过软件编程对其器件的结构和工作方式进行重构，能随时进行设计调整而满足产品升级。使得硬件的设计可以如软件设计一样方便快速， 改变了传统数字系统及用单片机构成的数字系统的设计方法、设计过程及设计概念，使电子设计的技术操作和系统构成在整体上发生了质的飞跃。 数字频率计是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差。随着复杂可编程逻辑器件（CPLD）的广泛应用，以EDA工具作为开发手段，运用VHDL语言。将使整个系统大大简化。提高整体的性能和可靠性[8]。 本文介绍的就是结合单片机和CPLD实现等精度频率测量，将CPLD的高速、高可靠性、单片机的灵活控制功能和等精度测频的高测量精度相结合，具有速度快、功能全、精度高等特点。 单片机的软件采用汇编语言编写，CPLD的各种功能块用VHDL语言描述实现。 2 频率测量原理论述 电子测量技术中，频率测量作为基本的测量之一。工程中很多测量，如用振荡式方式测量、时间测量、速度测量、速度控制等，都涉及到频率测量，或可归结为频率测量。频率测量作为一种最基本的物理量，其测量问题等同于时间测量问题。因此频率测量的意义更加明显。测量频率的方法有多种，常用的测频法和测周期的方法在实际应用中具有较大的局限性，并且对被测信号的计数存在±1个字的误差。而在直接测频方法的基础上发展起来的等精度测频方法消除了计数所产生的误差，实现了宽频率范围内的高精度测量[3]。 2.1 频率测量 频率测量原理如图2-1所示。 图2-1 频率测量原理图 按照频率的定义，即单位时间内周期信号的发生次数，图中晶振提供了测量的时间基准，分频后通过控制电路去开启与关闭时间闸门。闸门开启时，计数器开始计数；闸门关闭，停止计数。若闸门开放时间为T，计数值为N，则被测频率。用这种频率测量原理，对于频率较低的被测信号来说，存在着测量实时性和测量精度之间的矛盾。频率测量法不适应于低频信号的测量。 2.2 周期测量2-2所示。 图2-2 周期测量原理图 2.3 等精度测量 等精度测频的方法是：采用频率准确的高频信号作为标准频率信号，保证测量的闸门时间为被测信号的整数倍，并在闸门时间内同时对标准信号脉冲和被测信号脉冲进行计数，实现整个频率测量范围内的测量精度相等，当标准信号频率很高，闸门时间足够长时，可实现高精度的频率测量。 等精度测频的原理如图2-3所示。 图2-3 等精度测频原理图 当方波预置门控信号STROBE由低变为高电平时，经整形后的被测信号FX上升沿启动D触发器，由D触发器的Q端同时启动可控计数器CNT1和CNT2同时进行计数，当预置门为低电平时，随后而至的被测信号使可控计数器同时关闭。若在一次预置门高电平脉宽时间内被测信号计数值为NX，基准频率信号FS计数值为NS，则有： (2-1) 其误差分析如下： 设所测频率值为FX，其真实值为FXE，标准频率为FS。在一次测量中，由于FX计数的起停时间都是由该信号的上跳沿触发的，在T时间内FX的计数NX无误差；此时T时间内的