基于CPLDFPGA来实现电子密码锁的设计.docVIP

摘要：本课题设计的主要是基于CPLD/FPGA来实现电子密码锁的设计，主要包括输入、控制和输出三大模块。其中输出部分由显示缓冲器、多路选通器、显示模块、时钟发生器、扫描信号发生器组成。显示缓存器是一个存储量为16位的寄存器，它用于存储LED显示的内容。多路选通器用于从显示缓存器中选择出某一个LED的内容用于显示。扫描信号用于选择片选信号，片选信号依次并循环地选通各个LED管时钟发生器，通过对全局时钟的分频得到扫描模块所需的时钟。电子密码锁FPGA 硬件描述语言EDA 目录 1 引言 2 2 概述 4 2.1 MAX+PLUSⅡ的概述 4 2.1.1 设计输入 5 2.1.2 设计处理 6 2.1.3 设计校验 7 2.2 MAX+PLUS II软件的设计流程 8 2.3VHDL语言简介 9 2.3.1 CPLD/FPGA 11 2.3.2 VHDL的优点 12 3 总体设计 13 3.1系统框图 13 3.2系统说明 14 3.2.1 系统原理 14 3.2.2各部分作用 15 3.3总体电路说明 18 3.3.1 总体电路图 18 3.3.2总体原理说明 19 4 单元电路设计 20 4.1单元电路图 20 4.2原理说明 30 5 总结 32 5.1设计的优缺点 32 5.2可以改进的地方 32 5.3结语 32 参考文献 34 致谢 35 1 引言 随着人们生活水平的