基于EDA智能响铃系统的EDA课程设计.docVIP

成 绩 指导教师： 《EDA技术与实验》课程设计 题 目：基于EDA智能响铃系统的设计 姓 名： 陈立志 院 系： 电子信息工程系 专 业： 通信工程 班 级： 102 学 号： 010705222 指导教师： 2012年月智能响铃系统的设计课堂智能响铃系统课堂智能响铃系统走时精度高，稳定性好，实用方便，不需要经常调教，这种响铃具有时、分、秒计数显示功能，以24小时循环计时，时钟计数显示时有LED灯的花样显示，具有调节小时、分钟及清零的功能以及整点报时功能。 1系统设计方案 1.1设计任务与功能要求 1、实现时钟计数：完成时、分、秒的正确计时并且显示所计的数字；对秒、分——60进制计数，即从0到59循环计数，时钟——24进制计数，即从0到23循环计数，并且在数码管上显示数值。时间设置：手动调节分钟、小时，可以对所设计的时钟任意调时间清零功能LED灯在时钟显示时 图1.1响铃系统图 本由秒计数器、分钟计数器、小时计数器、整点报时、分的调整以及小时的调整和一个顶层文件构成。采用自顶向下的设计方法，子模块利用Verilog HDL语言设计，顶层文件用原理图的设计方法。显示：小时采用24进制，而分钟和秒均60进制。 自顶向下的设计方法是数字系统设计中最常用的设计方法，也是基于芯片的系统设计的主要方法。它的基本原理框图如下： 图1.2自顶向下基本原理框图 自顶向下的设计方法利用功能分割手段将设计由上到下进行层次化和模块化，即分层次、分模块进行设计和仿真。功能分割时，将系统功能分解为功能块，功能块再分解为逻辑块，逻辑块再分解为更少的逻辑块和电路。如此分割，逐步的将系统细化，将功能逐步具体化，模块化。高层次设计进行功能和接口描述，说明模块的功能和接口，模块功能的更详细描述在下一设计层次说明，最底层的设计才涉及具体寄存器和逻辑门电路等实现方式的描述。 4、顶层电路设计 在顶层设计中，要对内部各功能块的连接关系和对外的接口关系进行描述。 图1.3响铃系统总连线图 图1.4乐曲演奏电路原理框图 2系统设计过程 1.1各模块源程序 （1）秒计数器 图2.1秒计数器 图2.2秒表计数器仿真分析：利用60进制计数器完成00到59的循环计数功能，当秒计数至59时，再来一个时钟脉冲则产生进位输出，即enmin=1；reset作为复位信号低电平有效，即高电平时正常循环计数，低电平清零。分钟计数器 图.3分钟计数器模块 图.4分钟计数器模块仿真分析：小时计数模块利用24进制计数器，通过分钟的进位信号的输入可实现从00到23的循环计数。小时计数器 图.5时钟计数器模块 图.6时钟计数器模块仿真 分析：小时计数模块利用24进制计数器，通过分钟的进位信号的输入可实现从00到23的循环计数。4）整点报时模块 图.7整点报时模块 图.8整点报时模块仿真 分析：由图知对于整点报时模块，当分钟计数至59时来一个时钟脉冲则产生一个进位信号，分钟计数到00，此时产生报警信号持续一分钟。当有时钟脉冲时lamp显示灯就闪烁轮续点亮。 图2.9乐曲演奏模块 该模块仿真如下： 图2.10乐曲演奏模块仿真 分析：乐谱产生的电路用来控制音乐的音调和音长。控制音调通过设置计数器的预置数来实现，预置不同的数值就可以使计数器产生不同频率的信号，从而产生不同的音调。 3系统仿真与实现 该系统波形仿真结果如图3.1所示。 图3.1系统波形仿真 波形分析 输出信号second[6..0]表示：秒计数模块，利用60进制计数器完成00到59的循环计数功能，当秒计数至59时，再来一个时钟脉冲则产生进位输出，即enmin=1；reset作为复位信号低电平有效，即高电平时正常循环计数，低电平清零。输出信号min[6..0]表示：分钟计数模块，小时计数模块利用24进制计数器，通过分钟的进位信号的输入可实现从00到23的循环计数。输出信号hour[5..]表示：小时计数模块，小时计数模块利用24进制计数器，通过分钟的进位信号的输入可实现从00到23的循环计数。输入信号lamp[2..0]表示：整点报时模块，当分钟计数至59时来一个时钟脉冲则产生一个进位信号，分钟计数到00，此时lamp显示灯就闪烁轮续点亮。 设计以智能打铃为，实现时钟计数：完成时、分、秒的正确计时并且显示所计的数字；对秒、分——60进制计数，即从0到59循环计数，时钟——24进制计数，即从0到23循环计数，并且在数码