基于FPGA的数字密码锁设计(VHDl代码全,11个模块均调试通过).doc

2.3 基于FPGA实现的设计方案 下面参照上述分立元件实现和单片机技术实现方案中的操作过程、实现思路、对应的模块设置和电源实现等，结合已有CPLD应用实践经验,借鉴基于单片机实现技术中的主控流程和密码修改流程，并根据本次毕业设计任务要求确定本次设计的实现方案如图2-5所示。 控 控 FPGA 译码 按键 显示 声光显示 密码存储器 图 2-5 数字密码锁的设计框图 基于FPGA实现的数字密码设计框图中主要包括6大部分：按键输入、FPGA器件、声光显示、密码存储、译码电路，显示电路[3]。其中FPGA为主控部分，将消除同步模块、计数器模块、控制器模块都用VHDL语言写入FPGA中代替了传统复杂的电路设计，也省去了很多繁琐的调试步骤，只有这些模块在Quartus II平台通过了仿真，就可以实现传统电路模块的功能。本次设计的数字密码锁主要是利用软件的编程来对主控模块的实现。当通过按键输入密码后，就把输入的信号送给FPGA，FPGA经过里面个模块的处理后传给了各输出电路模块。声光显示主要是来判断密码输入的正确与否和当前密码锁的状态；密码存储器主要是用来存储密码和防止电源掉电而导致密码锁的数据丢失和提高密码锁的安全性。显示电路主要是用来显示密码锁当前的状态和输入的密码是否正确[4]。 本设计采用Altera公司的Quartus II 7.2进