一种改进的延迟型LMS自适应滤波器及其FPGA实现.pdfVIP

一种改进的延迟型LMS自适应滤波器及其FPGA实现.pdf

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
第32卷 第 12期 核电子学与探测技术 Vo1.32 No.12 2012年 12月 NuclearElectronics Detection rechnology Dee. 20l2 一 种改进的延迟型 LMS自适应 滤波器及其 FPGA实现 高金定 (1.中南大学地球科学与信息物理学院,长沙410083;2.湖南涉外经济学院信息科学与 【程学院,长沙410205) 摘要:LMS(最小均方误差算法)自适应滤波器结构简单、运算量小,在地质勘探信号处理等实际中 有着广泛的应用。针对普通结构的LMS自适应滤波器运行速度相对较慢的缺点 ,采用割集时序重整技 术和流水线松弛等技术 .对普通结构的LMS自适应滤波器进行了优化 ,得到了一种新的延迟型结构 LMS自适应滤波器。利用DSPBuilder工具建立了4阶普通结构 LMS自适应滤波器和改进的延迟结构 LMS自适应滤波器模型并进行了一系列的仿真与对比分析。结果表明:改进的延迟型LMS自适应滤波 器速度更快,耗费逻辑资源少。 关键词:最小均方误差 ;自适应滤波器 ;现场可编程r3阵列;时序重整;松弛;流水线;仿真 中图分类号: TN911.72 文献标志码 : A 文章编号: 0258—0934(2012)12—1450-04 由美 国斯坦福大学Widrow和Hoff教授提 计出最高数据处理速率为5MHz的8阶 LMS 出的LMS(LeastMeanSquare,最小均方误差) 算法的FIR有限冲击响应 自适应滤波器 j。 算法具有结构简单、运算量小 、不需要进行矩阵 刘雄飞、高金定等人最先采用 DSPBuilder建模 运算等优点,已经被广泛应用于地质勘探、信号 的方法在Altera公司flexlOkl0系列芯片上实 检测、信道均衡、信号预测等领域。自适应滤波 现了数据处理速率为36.63MHz的普通 LMS 器的研究及其 FPGA(FieldProgrammableGate 自适应滤波器 。 Array,现场可编程 门阵列)实现是近年来 国内 随着信息技术的发展,电子产品的功能越 外研究的热点。国外 Hesener,A等人于 1996 来越强大,对信号处理的速度要求也越来越高, 年在 FPGA上实现了数据处理速率达 5MHz的 如何实现更高速的自适应滤波器以满足信号实 8阶8位 FIR(FinateImpulseResponse,有限冲 时处理 的需要成 了急需解决的问题 。针对 击响应)滤波器…。Woolfries,N.等人用 FPGA 此问题,论文采用割集时序重整技术和流水线 实现了自适应堆栈滤波器,并应用于图像处 松弛技术,对普通结构LMS自适应滤波器 SFG 理 』。国内李国峰等人通过编写底层 VHDL (SignalFlowGraph,信号处理流图)进行了优化 代码在Ahera公司的flexlOklO系列器件上设 设计 ,得到了一种新的延迟型LMS自适应滤波 器结构,利用 DSPBuilder系统建模工具,建立 收稿 日期 :2012—07—07 了普通结构和改进结构的LMS自适应滤波器 基金项 目:国家 自然科学 基金 重大仪器专项 模型,利用多种 EDA(ElectronicDesignAutoma— 、湖 南 省 教 育 厅 优 秀 青 年 项 目 tion,电子设计 自动化)工具进行了仿真,最终 (09B058)、湖南省教育厅重点项 目(10A068)联合资 在 EP2C35型 FPGA上实现 了速度为 59.50

文档评论(0)

docindoc + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档