基于FPGA的除法器算法研究.pdfVIP

2013年 第5期 SCIENCE＆TECHNOLOGYINFORMATION 0科教前沿0 科技信息 基于FPGA的除法器算法研究 李立瑁 (西安邮电大学，陕西 西安 710121) 摘【 要】介绍了实现除法器的恢复余数法、不恢复余数法、倒数除法以及牛顿迭代方法，并针对牛顿迭代方法的缺点，介绍了一种优化算 法，此优化算法可以在满足很高精度的前提下，具有很快的收敛速度。最后，基于现场可编程门阵列(FPGA)对各种算法进行了比较。 关【键词】除法器；算法；现场可编程门阵列 0 引言 完毕 ．如果一次加法运算需要的时间不止一拍的话．计算时间还要加 倍，这对于实时性要求很高的场景是不适用的。因此 ，我们基于FPGA 除法器的实现是算数运算中最复杂的并且也是最耗时的运算 一 的乘法器IP核，可以使用基于乘法器的实现方法。将于乘法器的实现 直以来，各种算法设计中都极力避免除法运算。但是．随着航天、精密 方法是将 q 变为 仪器以及雷达等技术发展的要求．除法器的应用越来越不可避免 在 计算机和芯片技术的发展中．针对除法运算 ．陆续出现了恢复余数法 q 一 ／ — (4) (Restoring)[1-21、不恢复余数法(Non—rest0ring)3[]、SRT算法 ，倒数除法7[1 于是，除法器的关键部分就变成了如何求Y 的倒数。求Yu的倒数 以及牛顿迭代嘴 常用的一些方法。其中，恢复余数法、不恢复余数法 的方法有很多种 ．其中．牛顿迭代算法是比较流行的一种方法 牛顿迭 和SRT算法是基于加减法的算法 ．比较适合专用集成电路 (ASIC)实 现。倒数除法 、牛顿迭代方法及其优化算法AEGP(Anderson-Earle— 代算法的基本思想是构造一个函数f(z)，利用牛顿迭代公式进行迭代， 经过 k次迭代之后 ，得到的数值就接近于商q的值 具体而言．令 Goldschmidt—Powers)算法是基于乘法的算法 目前的FPGA发展技术 已经将足够数量的乘法器IP核植入到FPGA中．其乘法器IP核的运 f(z)=l／z—yl】 行速度也很高．基本都可以达到400M以上 ．因此．FPGA中使用乘法 其中，。为除数。利用牛顿迭代公式z =Zk--f(z)／fz)不断进行 器 IP核实现除法器是一种比较好的方式 迭代 ，直至最后得到的z 满足近似于商q的精度要求。其中，f，z)为 f(z)的导数。将f(z)=l／z-y．．代入利用牛顿迭代公式中，可以得到 1 恢复余数算法 z“1=zk(2-yZk) (5) 设有n位定点小数，被除数x，其原码为Xt~=Xf．x x -．xX0，除数 式 (5)就是求 yU倒数的迭代公式，其中zo=l。最后得到的z 即为 y，其原码为Y,c=yf．y，Y …YlYo，则有商 q=x／y，其原码为 倒数的近似值。最后将 倒数的近似值代入式(4)，与 相乘就可 q=()f【+yf)(O．x Xn-2…X1xJ0．y1y_2…y1yo) (1) 以得到最终的商 q．．。 其中，x和v分