利用Allegro 实现嵌入式系统高速电路设计.pdfVIP

利用 Allegro 实现嵌入式系统高速电路设计 1 2 1 张艺凡 ，张艺夕 ，李琪 （1 中国科学院武汉岩土力学所, 湖北武汉 430071 ）（2. 华中科技大学电信系，湖北武汉 430074 ） 摘要：本文首先简述了高性能ARM9微处理器EP9315集成的外设接口及硬件结构框架，提出了当前高速 电路设计中的问题；然后，详细介绍了利用Allegro实现嵌入式系统中SDRAM和IDE总线接口的电路设计；最 后以Cirrus Logic公司的CS8952为例，阐述了物理层接口芯片的布线准则及其在Allegro中的实现。 关键词：嵌入式系统； Allegro；等长；差分对；阻抗控制 中图分类号: TP273+.5 文献标识码: A 文章编号: 1 引 言 随着嵌入式微处理器主频的不断提高，信号的传输处理速度越来越快，当系统时钟频率 达到 100 MHZ 以上,传统的电路设计方法和软件已无法满足高速电路设计的要求。在高速电 路设计中，走线的等长、关键信号的阻抗控制、差分走线的设置等越来越重要。笔者所在的 武汉华中科技大学与武汉中科院岩土力学所智能仪器室合作，以 ARM9微处理器 EP9315 为核 心的嵌入式系统完成工程检测仪的开发。其中在该嵌入式系统硬件电路设计中的 SDRAM 和 IDE 等长走线、关键信号的阻抗控制和差分走线是本文的重点,同时以 cirrus logic公司的 网络物理层接口芯片 cs8952 为例详细介绍了网络部分的硬件电路设计，为同类高速硬件电 路设计提供了一种可借鉴的方法。 2 硬件平台 2.1 主要芯片 本设计采用的嵌入式微处理器是 Cirrus Logic 公司 2004 年 7 月推出的 EP93XX 系列中 的高端产品 EP9315。该微处理器是高度集成的片上系统处理器，拥有 200 兆赫工作频率的 ARM920T 内核，它具有 ARM920T 内核所有的优异性能,其中丰富的集成外设接口包括 PCMCIA、 接口图形加速器、可接两组设备的 EIDE、1/10/100Mbps 以太网MAC、3 个2.0全速 HOST USB、 专用 SDRAM通道的 LCD接口、触摸屏接口、SPI串行外设接口、AC97 接口、6 通道 I2S 接口 和 8*8 键盘扫描接口，并且支持 4组 32 位 SDRAM 的无缝连接等。 主芯片丰富的外设接口大大简化了系统硬件电路，除了网络控制部分配合使用 Cirrus Logic 公司的 100Base-X/10Base-T 物理层（PHY）接口芯片 CS8952 外，其他功能模块无需 增加额外的控制芯片。 2.2 系统主体结构 1 支持键盘鼠标 提供电源指示信 真彩液显 主 USB 警示 LED LCD 接口 工 程 IDE 接口/CF 存储卡 检 测 EP9315 嵌入式系统 模 块 以太网 接 口 CS8952 3.3V/1.8V 面板按键 32M SDRAM 图2 EP93