基于FPGAIP软核的PCI接口的研究设计与应用.docVIP

  基于 FPGA IP 软核的 PCI 接口的设计 何博，汪国有** （华中科技大学图像识别与人工智能研究所，武汉 430074） 5 10 15 20 25 30 35 40 摘要：IP（intellectual property）技术是 IC 设计发展到 SOC 时代的必然选择，使用 IP 软核 能在设计中节省大量人力，提高设计效率。本文以作者的项目实践为基础提出了一种基于 FPGA IP 软核的 PCI 目标接口的设计方法，从 PCI 总线协议、PCI IP 核操作及功能实现、IP 核时序仿真和实际抓取时序等角度对 IP 核的设计方法进行了介绍。实验运行的结果表明， 该 IP 核在功能和时序上符合 PCI 技术规范，达到了预定的目标。 关键词：PCI 总线；FPGA；IP 核 中图分类号：TP336 Design of PCI-slave Interface Based on IP core of FPGA He Bo, Wang Guoyou (Institute for Pattern Recognition and Artificial Intelligence,Huazhong University of Science and Technology, WuHan 430074) Abstract: Using IP(intellectual property) is an inevitable choice in SOC design. Building an IP library can save much time and manpower for the design later. Based on my engineering project, the Verilog design for PCI-slave interface are introduced in this paper. The architecture concept, the operation and implementation of PCI IP Core and simulation are introduced in detail. The results show that the bus controller IP core meets the PCI local bus specification revision 2.3 in the functional specification and timing characters, met the expectation. Keywords: PCI bus; FPGA; IP core 0 引言 总线结构是微机系统体系结构的重要特点之一，总线是微机系统的基础和重要资源。传 统的 ISA，EISA 总线等已无法适应高速数据传输的要求，PCI[1]（Peripheral Component Interconnect）总线，即外围设备互连，是一种先进的高性能 32/64 位的局部总线，它具有高 性能、线性突发传输、兼容性强及性价比高等优点，使用 PCI 总线结构的设备，可以达到理 论峰值为 132Mbytes/s 的数据率，虽然这个数字会因为总线的繁忙和设备自身的原因和实际 值有些出入，但是达到 60Mbyte/s 的平均数据率还是有可能的。基于以上优点，PCI 总线获 得了广泛的应用，迅速成为流行的系统总线之一。 目前 PCI 总线接口电路主要有两种方案：一是选用纯粹的 PCI 接口芯片，如 PLX（90xx 系列）、AMCC（59xx 系列），它们将复杂的 PCI 总线接口转换为相对简单的用户接口， 用户只需设计转换后的总线接口，但这种方案会占用一定的板卡空间，不能灵活地设计目标 系统；二是用专用的 IP 核来实现 PCI 接口功能，如 Altera 的 MegaCore 中的 PCI 功能系列 以及 Xilinx 的 LogiCore 等等，通过将 PCI 插卡的用户逻辑与 PCI 接口逻辑集成在一块芯片 上，实现紧凑的设计。本文主要用 Altera 公司的 PCI Compiler[2]来实现所有 PCI 协议解析功 能，用 PCI IP 软核来实现控制连接在 PCI 局部总线上的外设。 1 PCI 总线的特点 PCI 是技术先进的高性能局部总线，它可同时支持多组设备，PCI 不受制于处理器，并 作者简介：何博，（1988-），男，硕士研究生，主要研究方向：测控仪器硬件平台研制。 通信联系人：汪国有，（1965-），男，教授，主要研究方向：模式识别图像处理及其硬件实现技术。 E-mail: gywang@mail.hust.edu.cn -1-