面向CBC模式的AES高速芯片设计与实现.pdfVIP

信息安全№ma№n sec洲。y 面向CBC模式的AES高速芯片设计与实现 刘楠，陈迅，李军伟 (信息工程大学密码工程学院，河南郑州450004) 摘要：为以硬件方式高速实现AES密码算法，缩短整个芯片的关键路径，基于一种改进AES密 码算法，在算法级对电路实现进行优化，将AES密码算法中字节代替变换与列混合变换进行合并，以 bit 查找表的方式实现这两种变换的一步变换。在支持密钥长度为128bit、192bit和256AES算法的同 CMOS工 时，支持分组密码工作中的ECB，CBC模式，提高了分组密码不同级别的安全性。在0．13¨m 艺下，用Verilog硬件描述语言进行综合，仿真结果表明最高时钟频率可以达到78lMHz，在密钥长度 分别为128})it、192 1)it和256bit时，最大数据吞吐率分别可以达到9．9Gb／s、8．3Gb／s和7．1Gb／s，占用 KGates， 面积38．5 关键词：高速；高速加密标；隹；分组密码分组链接模式；分组密码电码本模式 中图分类号：TN492 文献标识码：A 文章编号：0258—7998(2014)01—0064—04 and of AES forCBCmodes Designimplementation high-speedchipoptimized I．iuNan，ChenXun，LiJunwei lnfl (Inslflute·)f J,’marion 450004．China) CtyptographyEngineering．PI．AEngineeringUniversity．Zhengzhou the Abstract：For AES and theel’itk·al ofthewhole purposeot’implementinghigh-speedalgorithmreducing path chip．this thecirt‘uitshasedonall AES in an view．This the transform paperoptimizes improvedalgol’ithm algorithmic paper SubByte merges antitheMixColumntransform it inthe table fLUTl togelhm‘antlimplementslookup approach．It(allfullysupport andmeanwhile ECBandCBCmodes different1evelsoftheSeturitvofblock on performance support}mth improving cipher．Based 0．I3 LLmCMOS hardware for simulationresultsshowthat781MHz technolog?’．usingVet’ilog descriptionlanguagesy