基于FP的GA的数字钟控制器设计.docVIP

四川理工学院毕业设计论文 基于FPGA的数字钟控制器设计 学 生：史凯 学 号：10021050117 专 业：电子信息科学与技术 班 级： 2010.1 指导教师：徐金龙 四川理工学院自动化与电子信息学院 二O一四年六月  基于FPGA的数字钟控制器设计 摘要：本设计采用EDA技术，利用硬件描述语言VHDL为系统逻辑描述手段设计电路，以Quartus II 软件为设计平台，进行基于FPGA的数字时钟电路的方案设计、程序设计输入、编译和仿真。该时钟由分频模块、键盘输入模块、控制模块、计时模块、译码显示模块、闹铃模块以及报时模块组成。在可编程逻辑器件FPGA上实现电路设计，该时钟使用千分频产生1HZ的时钟源，具有时、分、秒计数显示功能，以24小时循环计时并且具有清零、调节小时、分钟、整点报时和闹铃功能。本设计的电路简单，但功能齐全， FPGA的设计改动非常方便，只用改变程序设计出相应的内部模块就可以实现一些基本门电路的功能。根据需要可以增添日历、温度显示等功能，所以本设计具有很强的升级前景。 关键词：数字时钟；EDA；VHDL；FPGA；可编程逻辑器件 Design of digital clock controller based on FPGA SHI Kai (Sichuan U