第2章89C51单片机的硬件结构【单片机课件】.pptVIP

2.1 89C51单片机的片内结构 2.2 89C51的引脚 2.3 89C51的CPU 2.4 89C51存储器的结构 2.5 89C51的并行I/O端口 2.6 时钟电路与时序 2.7 复位操作和复位电路 2.1 89C51单片机的片内结构 CY（PSW.7）——进位标志位，也可以写为C。有进位/借位时 CY=1，否则CY=0； AC（PSW.6）——辅助进位（或称半进位）标志。低4位向高4位有进/借位时AC=1，否则AC=0。 F0（PSW.5）——由用户定义的标志位。 RS1（PSW.4）、 RS0（PSW.3）——工作寄存器组选择位。 OV（PSW.2）——溢出标志位。有溢出时OV=1，否则OV=0； PSW.1——未定义位。 P（PSW.0）——奇偶标志位。ACC中结果有奇数个1时P=1，否则P=0。 8051的存储器结构与常见的微型计算机的配置方式不同，它把程序存储器和数据存储器分开，有各自的寻址系统、控制信号和功能。 8051的存储器在物理结构上分为片内数据存储器、片内程序存储器、片外数据存储器和片外程序存储器4个存储空间。但从用户使用的角度看，8051的存储器分为3个逻辑空间。 (1)程序存储器 (2)数据存储器 RAM位寻址区位地址表 2.5 I/O口（并行输入/输出口） 8051单片机有4个8位并行I/O端口，称为P0、P1、P2和P3口，每个端口都各有8条I/O口线，每条I/O口线都能独立地用作输入或输出。 在无片外扩展存储器的系统中，这四个I/O口都可以作为通用I/O口使用。 在有片外扩展存储器的系统中，P2口送出高8位地址，P0口分时送出低8位地址和8位数据。 8051单片机4个I/O端口线路设计的非常巧妙，学习I/O端口逻辑电路，不但有利于正确合理地使用端口，而且会给设计单片机外围逻辑电路有所启发。 1、P0口的结构 P0口作为普通I/O口 P0作为地址/数据总线----真正的双向口 P0口小结 ① P0口既可作地址/数据总线使用，也可作通用I/O口使用。当P0口作地址/数据总线使用时，就不能再作通用I/O口使用了。 ②P0口作I/O口的输出口使用时，输出级属漏极开路，必须外接上拉电阻，才有高电平输出。 ③P0口作I/O口的输入口: 读引脚时，应先向锁存器写1，使T2截止，再读。 读锁存器时，直接经三态缓冲器读出。 ④P0口作地址/数据总线使用时，是真正的双向口。 2、P2的内部结构 ② P3的内部结构 输入/输出端口负载能力 P0口的输出级与P1～P3口的输出级在结构上不同，其输出级无上拉电阻，因此它们的负载能力和接口要求也不相同。 P0口的每一位能驱动8个LSTTL负载。在作为通用I/O口使用时，输出驱动电路是开漏的，所以，驱动集电极开路(OC门)电路或漏级开路电路需外接上拉电阻。当作为地址/数据总线使用时(T1可以提供上拉电平)，口线不是开漏的，无需外接上拉电阻。 P1～P3口的每一位能驱动4个LSTTL负载。它们的输出驱动电路有上拉电阻，所以可以方便地由集电极开路(OC门)电路或漏级开路电路所驱动，而无需外接上拉电阻。 2.6 时钟电路与时序 时钟电路用于产生MCS-51单片机工作所必需的时钟控制信号。 1 时钟电路 时钟频率直接影响单片机的速度，时钟电路的质量直接影响系统的稳定性。 常用的时钟电路有两种方式：内部时钟方式和外部时钟方式。 （1）内部时钟方式 片内一个用于构成振荡器的高增益反相放大器，反相放大器的输入端为芯片引脚XTAL1，输出端为引脚XTAL2。 （2）外部时钟方式 常用于多片MCS-51单片机同时工作。 （3）时钟信号的输出 为应用系统中的其它芯片提供时钟，但需增加驱动能力。 2 机器周期、指令周期与指令时序 单片机执行的指令的各种时序均与时钟周期有关 时钟周期 单片机的基本时间单位。若时钟的晶体的振荡频率为fosc，则时钟周期Tosc=1/fosc。； 例如：fosc=6MHz，Tosc=166.7ns。 机器周期 CPU完成一个基本操作所需的时间称为机器周期。 执行一条指令分为几个机器周期。每个机器周期完成一个基本操作。MCS-51单片机每12个时钟周期为1个机器周期， 一个机器周期又分为6个状态：S1～S6。每个状态又分为两拍：P1和P2。 因此，一个机器周期中的12个时钟周期表示为： S1P1、S1P2、S2P1、S2P2、…、S6P2。 执行任何一条指令时，都可分为取指令阶段和指令执行阶段。 取指令阶段，PC中地址送到程序存储器，并从中取出需要执行指令